Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5850452B2 - pulse shaping circuit - Google Patents
[go: Go Back, main page]

JPS5850452B2 - pulse shaping circuit - Google Patents

pulse shaping circuit

Info

Publication number
JPS5850452B2
JPS5850452B2 JP53029652A JP2965278A JPS5850452B2 JP S5850452 B2 JPS5850452 B2 JP S5850452B2 JP 53029652 A JP53029652 A JP 53029652A JP 2965278 A JP2965278 A JP 2965278A JP S5850452 B2 JPS5850452 B2 JP S5850452B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
output
pulse signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53029652A
Other languages
Japanese (ja)
Other versions
JPS53108263A (en
Inventor
幸彦 宮本
恒雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Torio KK
Original Assignee
Torio KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Torio KK filed Critical Torio KK
Priority to JP53029652A priority Critical patent/JPS5850452B2/en
Publication of JPS53108263A publication Critical patent/JPS53108263A/en
Publication of JPS5850452B2 publication Critical patent/JPS5850452B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は入力パルス信号を整形してこの入力パルス信号
に同期したトリガパルス信号を得るためのパルス整形回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse shaping circuit for shaping an input pulse signal to obtain a trigger pulse signal synchronized with the input pulse signal.

従来マルチバイブレータ回路等をトリガするためのトリ
ガパルスを得る回路としては第1図に示すようにコンデ
ンサC1と抵抗R1からなる微分回路3があった。
Conventionally, as a circuit for obtaining a trigger pulse for triggering a multivibrator circuit or the like, there has been a differentiator circuit 3 consisting of a capacitor C1 and a resistor R1, as shown in FIG.

すなわち、入力端子1に第2図Aに示すような入力パル
ス信号が印加されると、その立上り及び立下りにおいて
第2図Bに示すような微分された出力パルス信号が出力
端子2から取り出され、この出力パルス信号をトリガパ
ルスとして用いるものである。
That is, when an input pulse signal as shown in FIG. 2A is applied to the input terminal 1, a differentiated output pulse signal as shown in FIG. 2B is taken out from the output terminal 2 at its rising and falling edges. , this output pulse signal is used as a trigger pulse.

しかし、上記従来回路ではパルス幅の小さいトリガパル
スを得ようとすると十分な振幅が得られず、また振幅の
大きいトリガパルスを得ようとするとパルス幅が小さく
ならないという欠点があった。
However, the conventional circuit described above has the disadvantage that when trying to obtain a trigger pulse with a small pulse width, a sufficient amplitude cannot be obtained, and when trying to obtain a trigger pulse with a large amplitude, the pulse width cannot be reduced.

本発明は上記欠点を解消してパルス幅の小さい、かつ十
分な振幅を有するトリガパルスを得ることのできるとと
もに電源電圧の変動に影響されないパルス整形回路を提
供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and provide a pulse shaping circuit that can obtain a trigger pulse with a small pulse width and sufficient amplitude, and is not affected by fluctuations in power supply voltage.

以下本発明の構成及び動作を図面に基づいて説明する。The configuration and operation of the present invention will be explained below based on the drawings.

第3図は本発明のパルス整形回路の一実施例を示す回路
図である。
FIG. 3 is a circuit diagram showing an embodiment of the pulse shaping circuit of the present invention.

図において、4はトランジスタQ、及びQ2で構成され
た差動増幅器であり、トランジスタQ1のベースはコン
デンサC2を介して入力端子1に接続されるとともに第
1の電源子B、 に直列接続された抵抗R2及びR3
の接続点に抵抗R4を介して接続され、エミッタは定電
流源S1に接続され、コレクタは抵抗R5を介して第2
の電源子B2に接続されており、トランジスタQ2のベ
ースは抵抗R6を介して抵抗R2及びR3の接続点に接
続され、エミッタは定電流源SI に接続され、コレク
タは抵抗R7を介して第1の電源子B1に接続されてい
る。
In the figure, 4 is a differential amplifier composed of transistors Q and Q2, and the base of transistor Q1 is connected to input terminal 1 via capacitor C2, and is also connected in series to first power supply element B. Resistors R2 and R3
via a resistor R4, the emitter is connected to a constant current source S1, and the collector is connected via a resistor R5 to a second
The base of the transistor Q2 is connected to the connection point of the resistors R2 and R3 through the resistor R6, the emitter is connected to the constant current source SI, and the collector is connected to the first power source B2 through the resistor R7. is connected to the power supply element B1.

第1の電源子B1の電源電圧vBlは第2の電源子B2
の電源電圧vB2よりある程度高い値に設定されている
The power supply voltage vBl of the first power supply element B1 is the same as that of the second power supply element B2.
The power supply voltage vB2 is set to a value higher than the power supply voltage vB2.

トランジスタQ2のコレクタとアース間にはコンデンサ
C3が接続され、このコンデンサC3と抵抗R7は積分
回路5を構成する。
A capacitor C3 is connected between the collector of the transistor Q2 and the ground, and the capacitor C3 and the resistor R7 constitute an integrating circuit 5.

6は論理積動作を行なう論理回路で、ダイオードD、、
D2と抵抗8で構成されている。
6 is a logic circuit that performs an AND operation, and includes diodes D,...
It consists of D2 and resistor 8.

7は電圧比較回路で、トランジスタQ3及びQ4による
差動増幅器で構成されている。
Reference numeral 7 denotes a voltage comparator circuit, which is composed of a differential amplifier made up of transistors Q3 and Q4.

トランジスタQ3のベースは各ダイオードD1.D2を
介してトランジスタQl、Q2の各コレクタに接続され
るとともに抵抗R8を介して第2の電源子82に接続さ
れ、エミッタは定電流源S2に接続され、コレクタは第
2の電源子B2に直接接続されており、トランジスタQ
4のベースは第2の電源子B2に直列接続された抵抗R
0及びRloの接続点に接続され、エミッタは定電流源
S2に接続され、コレクタは抵抗R1□を介して第2の
電源子B2に接続されるとともに出力端子2に接続され
ている。
The base of transistor Q3 is connected to each diode D1. It is connected to the collectors of transistors Ql and Q2 via D2, and to the second power supply element 82 via a resistor R8, its emitter is connected to constant current source S2, and its collector is connected to second power supply element B2. directly connected, transistor Q
The base of 4 is a resistor R connected in series to the second power supply element B2.
0 and Rlo, its emitter is connected to a constant current source S2, and its collector is connected to the second power supply element B2 via a resistor R1□ and to the output terminal 2.

このような構成において、いま入力端子1に第4図Aに
示すような入力パルス信号が印加されると、この人力パ
ルス信号のハイレベル時にはトランジスタQ、がオン、
トランジスタQ2がオフに、またローレベル時にはトラ
ンジスタQ1 がオフ、トランジスタQ2がオンとなり
、トランジスタQ。
In such a configuration, when an input pulse signal as shown in FIG. 4A is applied to the input terminal 1, when the human input pulse signal is at a high level, the transistor Q is turned on.
Transistor Q2 is turned off, and when the level is low, transistor Q1 is turned off, transistor Q2 is turned on, and transistor Q is turned off.

のコレクタより第4図Bの8曲線(点線で表わす)とし
て示すような出力パルス信号が得られ、トランジスタQ
2のコレクタにはトランジスタQ1のコレクタ出力と逆
位相の出力パルス信号が得られる。
An output pulse signal as shown as the 8 curve (represented by a dotted line) in FIG. 4B is obtained from the collector of the transistor Q.
An output pulse signal having an opposite phase to the collector output of the transistor Q1 is obtained at the collector of the transistor Q1.

トランジスタQ2のコレクタよりの出力パルス信号は積
分回路5のコンデンサC3によって積分され、第4図B
の6曲線(一点鎖線で表わす)として示す出力信号が得
られる。
The output pulse signal from the collector of the transistor Q2 is integrated by the capacitor C3 of the integrating circuit 5, and the output pulse signal is integrated by the capacitor C3 of the integrating circuit 5.
Output signals shown as six curves (represented by dashed lines) are obtained.

このトランジスタQ1 のコレクタ出力及び積分回路
5の出力はそれぞれダイオードD、、D2に印加されて
論理積が行なわれ、トランジスタQ3のベースには第4
図BのC曲線(実線で表わす)として示す論理出力が得
られる。
The collector output of the transistor Q1 and the output of the integrating circuit 5 are applied to diodes D, D2, respectively, and a logical product is performed.
A logic output is obtained, shown as curve C (represented by a solid line) in Figure B.

この論理出力のレベルがトランジスタQ4、抵抗R9及
びR[0で決まる電圧比較回路γのスレショールドレベ
ルより低い時にはトランジスタQ3がオフ、トランジス
タQ4がオンとなり、論理出力のレベルが上記スレショ
ールドレベルより高い時にはトランジスタQ3がオン、
トランジスタQ4がオフとなって、出力端子2には第4
図Cに示すような波形整形された出力パルス信号が得ら
れる。
When the level of this logic output is lower than the threshold level of the voltage comparison circuit γ determined by transistor Q4, resistors R9 and R[0, transistor Q3 is turned off and transistor Q4 is turned on, and the level of the logic output is set to the above threshold level. When higher, transistor Q3 is on,
Transistor Q4 is turned off, and the fourth
An output pulse signal whose waveform has been shaped as shown in FIG. C is obtained.

したがって、出力端子2に得られる出力パルス信号は入
力パルス信号に同期し、かつパルス幅の小さい整形され
たものなり、トリガパルス信号として用いるのに適した
パルス信号となる。
Therefore, the output pulse signal obtained at the output terminal 2 is synchronized with the input pulse signal and has been shaped to have a small pulse width, and is a pulse signal suitable for use as a trigger pulse signal.

コノ場合、電圧比較回路7のスレショールドレベルを決
定する電源は論理出力の基準レベル(・・イレベル)を
決定する電源と共通の電源子B2にされているので、電
源電圧が変動しても論理出力は必ずスレショールドレベ
ルをよぎることになり、出力端子のトリガパルスは電源
電圧変動に影響されず安定に得られる。
In this case, the power supply that determines the threshold level of the voltage comparator circuit 7 is the same power supply terminal B2 as the power supply that determines the reference level (...I level) of the logic output, so even if the power supply voltage fluctuates, The logic output always crosses the threshold level, and the trigger pulse at the output terminal can be stably obtained without being affected by power supply voltage fluctuations.

なお、差動増幅器4において積分回路5が接続されたト
ランジスタQ2 に加わる第1の電源子B、の電源電圧
がトランジスタQLに加わる第2の電源子B2の電源電
圧よりも高く設定されているので、トランジスタQ1
のコレクタより得る出力パルス信号の振幅を小さく選ぶ
ことができラジエーションを防止することができる。
Note that in the differential amplifier 4, the power supply voltage of the first power supply element B applied to the transistor Q2 connected to the integrating circuit 5 is set higher than the power supply voltage of the second power supply element B2 applied to the transistor QL. , transistor Q1
The amplitude of the output pulse signal obtained from the collector can be selected to be small, and radiation can be prevented.

第5図は本発明のパルス整形回路の他の実施例を示す回
路図である。
FIG. 5 is a circuit diagram showing another embodiment of the pulse shaping circuit of the present invention.

第5図においては、第4図における第2の電源電圧は第
1の電源子B4より抵抗R12t R+ 3及びトラン
ジスタQ5で構成される定電圧回路を介して作られてい
る。
In FIG. 5, the second power supply voltage in FIG. 4 is generated from the first power supply element B4 via a constant voltage circuit composed of a resistor R12t R+3 and a transistor Q5.

また、定電流源S、は抵抗R,4,R,5,R16及び
トランジスタQ6で構成され、定電流源S2は抵抗R1
75R18)R1,及びトランジスタQ7で構成されて
いる。
Further, the constant current source S is composed of resistors R, 4, R, 5, R16 and a transistor Q6, and the constant current source S2 is composed of a resistor R1.
75R18) R1, and a transistor Q7.

さらに、ダイオードD3がトランジスタQ5のエミッタ
とトランジスタQ4のベースとの間に接続され、電圧比
較回路1のスレショールドレベルを決めている。
Further, a diode D3 is connected between the emitter of the transistor Q5 and the base of the transistor Q4 to determine the threshold level of the voltage comparator circuit 1.

この場合、トランジスタQlのコレクタより得られる出
力パルス信号の振幅をほぼダイオードD3の順方向降下
電圧のほぼ2倍以上に選択すれば波形整形動作はきわめ
て安定に行なわれる。
In this case, if the amplitude of the output pulse signal obtained from the collector of transistor Ql is selected to be approximately twice or more the forward voltage drop of diode D3, the waveform shaping operation can be performed extremely stably.

以上述べたように、本発明によれは簡単な構成で電源電
圧の変化に影響されない安定したトリガパルス信号られ
、しかもトリガパルスのパルス幅を十分小さくでき、か
つ十分な振幅を得ることができる。
As described above, according to the present invention, a stable trigger pulse signal that is not affected by changes in the power supply voltage can be generated with a simple configuration, and the pulse width of the trigger pulse can be made sufficiently small, and a sufficient amplitude can be obtained.

また、本発明のパルス整形回路は集積化が容易である。Furthermore, the pulse shaping circuit of the present invention is easy to integrate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のパルス整形回路を示す回路図、第2図は
第1図における動作説明パルス波形図、第3図は本発明
のパルス整形回路の一実施例をボす回路図、第4図は第
3図における動作説明パルス波形図、第5図は本発明の
パルス整形回路の他の実施例を示す回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、4
・・・・・・差動増幅器、 5・・・・・・積分回路、 6・・・・・・論理演算回路、 7・・・・・・電圧比較回路。
FIG. 1 is a circuit diagram showing a conventional pulse shaping circuit, FIG. 2 is a pulse waveform diagram explaining the operation in FIG. 1, FIG. 3 is a circuit diagram showing an embodiment of the pulse shaping circuit of the present invention, and FIG. This figure is a pulse waveform diagram for explaining the operation in FIG. 3, and FIG. 5 is a circuit diagram showing another embodiment of the pulse shaping circuit of the present invention. 1...Input terminal, 2...Output terminal, 4
... Differential amplifier, 5 ... Integrating circuit, 6 ... Logical operation circuit, 7 ... Voltage comparison circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 第1の電源と、第1の電源の電源電圧より低い電源
電圧を有する第2の電源と、入力端子に入力パルス信号
が印加され、該第1、第2の電源にそれぞれ接続された
2つの出力端子に互いに逆位相の出力パルス信号が取り
出される差動増幅器と、該差動増幅器の該第1の電源に
接続された方の出力端子に接続された積分回路と、該積
分回路の出力信号と上記差動増幅器の該第2の電源に接
続された方の出力端子よりの出力パルス信号との論理演
算を行なう論理回路と、該論理回路の論理出力を設定さ
れたスレショールドレベルと比較して波形整形する電圧
比較回路と、該電圧比較回路のスレショールドレベル設
定及び上記論理回路よりの論理出力の基準レベル設定の
ために共通に電圧を供給する電源回路とを備え、上記電
圧比較回路の出力に上記入力パルス信号を整形したトリ
ガパルス信号を得るようにしたことを特徴とするパルス
整形回路。
1 a first power supply, a second power supply having a power supply voltage lower than the power supply voltage of the first power supply, and a second power supply to which an input pulse signal is applied to the input terminal and connected to the first and second power supplies, respectively. a differential amplifier from which output pulse signals of mutually opposite phases are taken out at two output terminals; an integrating circuit connected to the output terminal of the differential amplifier connected to the first power supply; and an output of the integrating circuit. a logic circuit that performs a logical operation between the signal and the output pulse signal from the output terminal of the differential amplifier connected to the second power supply; and a logic circuit that sets the logic output of the logic circuit to a set threshold level. A voltage comparator circuit that compares and shapes waveforms, and a power supply circuit that commonly supplies a voltage for setting a threshold level of the voltage comparator circuit and a reference level of the logic output from the logic circuit. A pulse shaping circuit characterized in that a trigger pulse signal obtained by shaping the input pulse signal is obtained as an output of a comparison circuit.
JP53029652A 1978-03-15 1978-03-15 pulse shaping circuit Expired JPS5850452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53029652A JPS5850452B2 (en) 1978-03-15 1978-03-15 pulse shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53029652A JPS5850452B2 (en) 1978-03-15 1978-03-15 pulse shaping circuit

Publications (2)

Publication Number Publication Date
JPS53108263A JPS53108263A (en) 1978-09-20
JPS5850452B2 true JPS5850452B2 (en) 1983-11-10

Family

ID=12282029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53029652A Expired JPS5850452B2 (en) 1978-03-15 1978-03-15 pulse shaping circuit

Country Status (1)

Country Link
JP (1) JPS5850452B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004191B1 (en) * 1987-03-18 1990-06-18 삼성전자 주식회사 Variable clock delay circuit using rc time constant

Also Published As

Publication number Publication date
JPS53108263A (en) 1978-09-20

Similar Documents

Publication Publication Date Title
JPS5850452B2 (en) pulse shaping circuit
US4182963A (en) Pulse shaping circuit
JPS60117913A (en) Sawtooth wave generating circuit
US3946253A (en) Pulse train generator
JPS635297Y2 (en)
JPH0332113Y2 (en)
JPS5921549Y2 (en) monostable multivibrator
JPH0210677Y2 (en)
JPH0438591Y2 (en)
JPS5912821Y2 (en) oscillator
JPH0449701Y2 (en)
JPS6168517U (en)
JPH0346574Y2 (en)
JPH0382915U (en)
JPS62158933U (en)
JPS6193714A (en) Duty converting circuit
JPS61171310U (en)
JPS6430460U (en)
JPS61140209A (en) Current source circuit
JPH0419027U (en)
JPS59117297U (en) High voltage generation circuit
JPS6359196B2 (en)
JPS63111020U (en)
JPS6430461U (en)
JPS5984910U (en) Muting signal generation circuit