JPS6359196B2 - - Google Patents
Info
- Publication number
- JPS6359196B2 JPS6359196B2 JP27820884A JP27820884A JPS6359196B2 JP S6359196 B2 JPS6359196 B2 JP S6359196B2 JP 27820884 A JP27820884 A JP 27820884A JP 27820884 A JP27820884 A JP 27820884A JP S6359196 B2 JPS6359196 B2 JP S6359196B2
- Authority
- JP
- Japan
- Prior art keywords
- differential input
- output
- transistors
- differential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001939 inductive effect Effects 0.000 claims description 3
- 230000004069 differentiation Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばWDD(ウインチエスター
デイスクドライブ)およびFFD(フロツピーデイ
スクドライブ)等に使用される微分回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a differentiating circuit used in, for example, a WDD (Winch-Ester Disk Drive) and an FFD (Floppy Disk Drive).
従来、この種の微分回路は、例えば第4図に示
すように構成されている。第4図において、Q
1,Q2はNPN形の差動入力トランジスタで、
これらトランジスタQ1,Q2のベース側端子1
11,112には、交流電源Viが接続される。上記
トランジスタQ1,Q2のエミツタ側の端子12
1,122間にはキヤパシタCが外付けされる。ま
た、上記トランジスタQ1,Q2の各エミツタと
接地点間にはそれぞれ、定電流源I1,I2が接
続される。上記トランジスタQ1,Q2のコレク
タと正の定電圧源VDDとの間には、抵抗R1,R
2が接続され、これらトランジスタQ1,Q2の
コレクタ側の出力端子131,132から微分出力
VOを得る。
Conventionally, this type of differential circuit has been configured as shown in FIG. 4, for example. In Figure 4, Q
1 and Q2 are NPN type differential input transistors,
Base side terminal 1 of these transistors Q1 and Q2
An AC power supply Vi is connected to 1 1 and 11 2 . Terminal 12 on the emitter side of the above transistors Q1 and Q2
A capacitor C is externally connected between 1 and 122 . Further, constant current sources I1 and I2 are connected between the emitters of the transistors Q1 and Q2 and the ground point, respectively. Resistors R1 and R are connected between the collectors of the transistors Q1 and Q2 and the positive constant voltage source VDD .
2 are connected, and differential output is generated from output terminals 13 1 and 13 2 on the collector side of these transistors Q1 and Q2.
Get V O.
上記のような構成において、差動入力トランジ
スタQ1,Q2の各エミツタ間に設けられたキヤ
パシタCは、微分動作をしており、トランジスタ
Q1,Q2のコレクタ、エミツタ間を流れる電流
が、抵抗R1,R2によつて電圧に変換され、上
記出力端子131,132から微分出力VOを得るよ
うになつている。 In the above configuration, the capacitor C provided between the emitters of the differential input transistors Q1 and Q2 performs a differential operation, and the current flowing between the collectors and emitters of the transistors Q1 and Q2 flows through the resistors R1 and It is converted into a voltage by R2, and a differential output V O is obtained from the output terminals 13 1 and 13 2 .
今、抵抗R1,R2の抵抗値をそれぞれRLキ
ヤパシタCの容量をCDとすると、上記微分出力
VOは次式(1)で表わせる。 Now, if the resistance values of resistors R1 and R2 are R L and the capacitance of capacitor C is C D , then the above differential output
V O can be expressed by the following equation (1).
VO=2RL・CDdVi/dt ……(1)
ところで、上記WDDやFDDに使用される微分
回路においては、上記出力端子131,132をコ
ンパレータ14の入力端にそれぞれ接続し、この
コンパレータ14から出力信号OUTを得るよう
にしている。 V O =2R L・C D dVi/dt (1) By the way, in the differentiating circuit used in the WDD and FDD, the output terminals 13 1 and 13 2 are connected to the input terminal of the comparator 14, respectively, An output signal OUT is obtained from this comparator 14.
しかし、このように微分器の出力をコンパレー
タの入力に直結すると、抵抗の比や定電流源の比
などに帰因する直流オフセツト電圧がそのままコ
ンパレータに伝えられるため、コンパレータの出
力の対称性が悪くなる欠点がある。 However, when the output of the differentiator is directly connected to the input of the comparator in this way, the DC offset voltage caused by the ratio of the resistors and the ratio of the constant current source is directly transmitted to the comparator, resulting in poor symmetry of the output of the comparator. There is a drawback.
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、出力に直流オ
フセツト電圧が現われないようにすることによ
り、コンパレータの出力の対称性を向上させ高精
度な出力が得られるすぐれた微分回路を提供する
ことである。
This invention was made in view of the above circumstances, and its purpose is to improve the symmetry of the comparator output by preventing DC offset voltage from appearing in the output, thereby achieving highly accurate output. The object of the present invention is to provide an excellent differential circuit that can obtain the following.
すなわち、この発明においては、上記の目的を
達成するために、差動アンプの出力負荷として、
抵抗負荷に代えてインダクタによる誘導性負荷を
用いるようにしたもので、インダクタは直流的に
は抵抗が0Ωであるので直流オフセツト電圧は現
われない。
That is, in this invention, in order to achieve the above object, as the output load of the differential amplifier,
An inductive load using an inductor is used instead of a resistive load, and since the inductor has a resistance of 0Ω in terms of direct current, no direct current offset voltage appears.
以下、この発明の一実施例について図面を参照
して説明する。第1図において、前記第4図と同
一構成部には同じ符号を付してその詳細な説明は
省略する。すなわち、差動入力トランジスタQ
1,Q2の各エミツタ間には、抵抗R3が接続さ
れるとともに、上記トランジスタQ1,Q2の各
コレクタと定電圧源VDDとの間にはそれぞれ、イ
ンダクタL1,L2が接続されて成る。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, the same components as those in FIG. 4 are given the same reference numerals, and detailed explanation thereof will be omitted. That is, the differential input transistor Q
A resistor R3 is connected between the emitters of the transistors Q1 and Q2, and inductors L1 and L2 are connected between the collectors of the transistors Q1 and Q2 and the constant voltage source VDD , respectively.
上記のような構成において、差動入力トランジ
スタQ1,Q2の各ベースに交流電源Viから差
動入力信号が供給されると、一方のトランジスタ
がオン状態、他方のトランジスタがオフ状態とな
る。今、トランジスタQ1がオン状態、Q2がオ
フ状態となつたとすると、定電圧源VDDからイン
ダクタL1を介してトランジスタQ1のコレク
タ、エミツタ間を電流が流れる。この時、上記イ
ンダクタL1により、トランジスタQ1のコレク
タ、エミツタ間を流れる電流が微分される。上記
トランジスタQ1のエミツタ電流は、定電流源I
1を介して接地点に導びかれるとともに、抵抗R
3および定電流源I2を介して接地点に導びかれ
る。上記抵抗R3は、差動入力電圧のレンジおよ
びリニアな領域を広げる働きをしている。そし
て、上記インダクタL1により微分された電流の
変化分が微分出力VOとして出力端子131,132
間から得られる。なお、トランジスタQ2がオン
状態、Q1がオフ状態となつた場合にも同様な動
作を行なう。 In the above configuration, when a differential input signal is supplied from the AC power supply Vi to the bases of the differential input transistors Q1 and Q2, one transistor is turned on and the other transistor is turned off. Now, assuming that the transistor Q1 is on and the transistor Q2 is off, a current flows from the constant voltage source V DD through the inductor L1 between the collector and emitter of the transistor Q1. At this time, the inductor L1 differentiates the current flowing between the collector and emitter of the transistor Q1. The emitter current of the transistor Q1 is the constant current source I
1 to the ground point, and the resistor R
3 and a constant current source I2 to the ground point. The resistor R3 functions to widen the range and linear region of the differential input voltage. Then, the amount of change in the current differentiated by the inductor L1 is outputted to the output terminals 13 1 , 13 2 as the differential output V O.
obtained from between. Note that the same operation is performed when the transistor Q2 is in the on state and the transistor Q1 is in the off state.
上記、インダクタL1,L2のインダクタンス
をそれぞれLDとすると、微分出力VOは次式(2)で
表わされる。 When the inductances of the inductors L1 and L2 are respectively L D , the differential output V O is expressed by the following equation (2).
VO=2LD・di/dt ……(2)
ここで、電流iはVi/R3であるので、
VO=2LLD・1/R3・dVi/dt ……(3)
となる。上式(3)は、差動入力信号Viが微分され
てVOなる出力電圧が得られることを示している。 V O =2L D・di/dt (2) Here, since the current i is Vi/R 3 , V O =2LLD・1/R 3・dVi/dt (3). Equation (3) above indicates that the differential input signal Vi is differentiated to obtain an output voltage V O.
このような構成によれば、インダクタL1,L
2のインピーダンスは直流的には0Ωであるの
で、直流オフセツト電圧は現われない。従つて、
コンパレータ14の出力の対称性を向上でき、高
精度な出力が得られる。 According to such a configuration, the inductors L1, L
Since the impedance of No. 2 is 0Ω in terms of DC, no DC offset voltage appears. Therefore,
The symmetry of the output of the comparator 14 can be improved, and highly accurate output can be obtained.
第2図は、この発明の他の実施例を示すもの
で、差動入力トランジスタQ1,Q2のエミツタ
間に抵抗R4,R5を直列接続し、これら抵抗R
4,R5の接続点と接地点間に定電流源I3を設
けたものである。 FIG. 2 shows another embodiment of the present invention, in which resistors R4 and R5 are connected in series between the emitters of differential input transistors Q1 and Q2, and these resistors R
A constant current source I3 is provided between the connection point of 4 and R5 and the ground point.
このような構成においても、基本的には上記第
1図の回路と同様な動作を行ない、同じ効果が得
られる。 Even in this configuration, basically the same operation as the circuit shown in FIG. 1 described above is performed and the same effects can be obtained.
第3図は、さらにこの発明の他の実施例を示す
もので、入力抵抗を高く設定するために、前記第
1図の回路にエミツタフオロワを追加したもので
ある。すなわち、トランジスタQ1,Q2の各ベ
ースにはそれぞれ、トランジスタQ3,Q4のエ
ミツタが接続され、これらトランジスタQ3,Q
4のベースが端子111,112にそれぞれ接続さ
れる。また、上記トランジスタQ3,Q4の各コ
レクタはそれぞれ、定電圧源VDDに接続され、各
エミツタと接地点間には定電流源I4,I5が接
続されて成る。 FIG. 3 shows yet another embodiment of the invention, in which an emitter follower is added to the circuit of FIG. 1 in order to set the input resistance high. That is, the emitters of transistors Q3 and Q4 are connected to the bases of transistors Q1 and Q2, respectively.
The bases of No. 4 are connected to terminals 11 1 and 11 2 , respectively. Further, the collectors of the transistors Q3 and Q4 are respectively connected to a constant voltage source VDD , and constant current sources I4 and I5 are connected between each emitter and a ground point.
このような構成によれば、トランジスタQ3,
Q4により入力抵抗を高めることができ、回路の
応用範囲を広げることができる。この回路におい
ても出力に直流オフセツト電圧が現われないのは
もちろんである。 According to such a configuration, the transistors Q3,
The input resistance can be increased by Q4, and the range of application of the circuit can be expanded. Of course, in this circuit, no DC offset voltage appears in the output.
以上説明したようにこの発明によれば、出力に
直流オフセツト電圧が現われないようにすること
により、コンパレータの出力の対称性を向上さ
せ、高精度な出力が得られるすぐれた微分回路を
提供できる。
As explained above, according to the present invention, by preventing the appearance of DC offset voltage in the output, it is possible to improve the symmetry of the output of the comparator and provide an excellent differentiating circuit that can provide highly accurate output.
第1図はこの発明の一実施例に係わる微分回路
の構成を示す図、第2図および第3図はそれぞれ
この発明の他の実施例を示す回路図、第4図は従
来の微分回路を示す図である。
Q1,Q2……差動入力トランジスタ、Vi…
…交流電源(差動入力信号)、R3〜R5……抵
抗、I1〜I5……定電流源、VDD……定電圧
源、L1,L2……インダクタ(誘導性負荷)、
VO……微分出力。
FIG. 1 is a diagram showing the configuration of a differentiating circuit according to an embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams showing other embodiments of the present invention, and FIG. 4 is a diagram showing the configuration of a conventional differentiating circuit. FIG. Q1, Q2...Differential input transistor, Vi...
...AC power supply (differential input signal), R3 to R5...Resistor, I1 to I5...Constant current source, V DD ...Constant voltage source, L1, L2...Inductor (inductive load),
V O ... Differential output.
Claims (1)
る一対の差動入力トランジスタと、これら差動入
力トランジスタの各エミツタ間に設けられる抵抗
と、上記差動入力トランジスタのエミツタ側と接
地点間に設けられる定電流源と、上記差動入力ト
ランジスタの各コレクタと定電圧源間にそれぞれ
設けられる第1、第2の誘導性負荷とを具備し、
上記差動入力トランジスタの各コレクタから上記
差動入力信号の微分出力を得ることを特徴とする
微分回路。1 A pair of differential input transistors whose bases are supplied with differential input signals, a resistor provided between the emitters of these differential input transistors, and a resistor provided between the emitters of the differential input transistors and a ground point. a constant current source, and first and second inductive loads respectively provided between each collector of the differential input transistor and the constant voltage source,
A differentiation circuit characterized in that a differential output of the differential input signal is obtained from each collector of the differential input transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27820884A JPS61156378A (en) | 1984-12-27 | 1984-12-27 | Differentiating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27820884A JPS61156378A (en) | 1984-12-27 | 1984-12-27 | Differentiating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156378A JPS61156378A (en) | 1986-07-16 |
| JPS6359196B2 true JPS6359196B2 (en) | 1988-11-18 |
Family
ID=17594100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27820884A Granted JPS61156378A (en) | 1984-12-27 | 1984-12-27 | Differentiating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156378A (en) |
-
1984
- 1984-12-27 JP JP27820884A patent/JPS61156378A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61156378A (en) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463319A (en) | Operational amplifier circuit | |
| US4513209A (en) | Level detector | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPS6218807A (en) | Current mirror circuit | |
| JPS6184913A (en) | High-pass circuit device | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPS6359196B2 (en) | ||
| US4132907A (en) | Full wave rectifier circuit | |
| JP2661358B2 (en) | Level shift circuit | |
| JPH0449701Y2 (en) | ||
| JPS6336747Y2 (en) | ||
| JPS6113403B2 (en) | ||
| JPH0520010Y2 (en) | ||
| JPH0533585B2 (en) | ||
| JP2589577Y2 (en) | Switch circuit | |
| JPH0346574Y2 (en) | ||
| JPS5950605A (en) | Current mirror circuit | |
| JPS6256685B2 (en) | ||
| JPS62234406A (en) | Power amplifier circuit | |
| JPS59116878A (en) | Absolute value circuit | |
| JPH01168104A (en) | Current mirror circuit | |
| JPH0390318U (en) | ||
| JPS5848515A (en) | Nonlinear amplifying circuit | |
| JPS6167309A (en) | Bias circuit |