JPS5850464B2 - Communication device - Google Patents
Communication deviceInfo
- Publication number
- JPS5850464B2 JPS5850464B2 JP53088784A JP8878478A JPS5850464B2 JP S5850464 B2 JPS5850464 B2 JP S5850464B2 JP 53088784 A JP53088784 A JP 53088784A JP 8878478 A JP8878478 A JP 8878478A JP S5850464 B2 JPS5850464 B2 JP S5850464B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- error detection
- detection signal
- determiner
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
この発明は誤り再送機能を有する通信装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication device having an error retransmission function.
一般に、通信においては、高速、高信頼度が常に要求さ
れるが、データ伝送では本来入力情報の冗長度が少ない
ので特に高信頼度が要求され、誤り訂正に種々の方式が
考えられている。In general, high speed and high reliability are always required in communications, but especially high reliability is required in data transmission because input information inherently has little redundancy, and various methods have been considered for error correction.
これらの例としては、(1)誤りの訂正が可能な符号を
用いる方式、(2)受信側で誤りが検出されたとき逆方
向通信回線を用いて誤り検出ブロックの再送要求を行な
う誤り再送要求方式、(3)この両者を組み合わせた方
式などがある。Examples of these are (1) a method that uses codes that can correct errors, and (2) an error retransmission request that uses a reverse communication line to request retransmission of an error detection block when an error is detected on the receiving side. (3) A method that combines both of these methods.
これらのうち装置の簡単化、経済性等の点から考えると
、誤り再送要求方式が優れていると考えられている。Among these methods, the error retransmission request method is considered to be superior in terms of device simplification and economic efficiency.
従来、誤り再送要求機能を有する通信装置としては、第
1図に示すものがあった。Conventionally, there has been a communication device shown in FIG. 1 as a communication device having an error retransmission request function.
図において1は送信部、2は受信部、3は信号を送信部
1から受信部2に伝送する通信回線、4は信号を受信部
2から送信部1に伝送する逆方向通信回線である。In the figure, 1 is a transmitter, 2 is a receiver, 3 is a communication line for transmitting signals from the transmitter 1 to the receiver 2, and 4 is a reverse communication line for transmitting signals from the receiver 2 to the transmitter 1.
そしてさらに5は送信部1に設けられ、入力データ6を
ブロックに分け、各ブロックごとに誤り検出符号を付加
する符号器、1は逆方向通信回線4により受信部2より
送られる変調された誤り検出信号を復調する第1の復調
装置、8は第1の復調装置γの出力9に応じて受信部2
からの再送要求があったとき、符号器5の出力10のう
ち再送するブロックを記憶する第1の記憶装置、11は
通常、符号器50出力10を第1の変調装置12へ送出
し、受信部2からの再送要求があったとき第1の記憶装
置8に記憶されているデータ8aを第1の変調装置12
へ送出する再送制御器、12は前述の第1の変調装置で
あり、再送制御器11の出力信号13を通信回線3に適
した周波数帯に変換し、変調信号14として送出する。Furthermore, 5 is an encoder provided in the transmitter 1, which divides the input data 6 into blocks and adds an error detection code to each block; A first demodulator 8 demodulates the detection signal, and a receiver 2 receives the output 9 of the first demodulator γ.
When there is a retransmission request from the encoder 5, the first storage device 11 that stores the block to be retransmitted out of the output 10 of the encoder 5 normally sends the encoder 50 output 10 to the first modulation device 12 and receives the block. When there is a retransmission request from the unit 2, the data 8a stored in the first storage device 8 is transferred to the first modulation device 12.
A retransmission controller 12 is the aforementioned first modulation device, which converts the output signal 13 of the retransmission controller 11 into a frequency band suitable for the communication line 3 and transmits it as a modulated signal 14.
15は受信部2の第2の復調装置であり、通信回線3で
は種々の歪が加わるため誤りが発生し、誤りの発生した
信号16がこの第2の復調装置15に入力される。Reference numeral 15 denotes a second demodulating device of the receiving section 2. Errors occur in the communication line 3 due to the addition of various distortions, and a signal 16 in which the error occurs is input to the second demodulating device 15.
17は第2の復調装置15の復調出力18が入力される
復号器であり、復号器17は復号出力18の復号を行な
い、各ブロックに誤りがあるか否かを判定する。Reference numeral 17 denotes a decoder to which the demodulated output 18 of the second demodulator 15 is input, and the decoder 17 decodes the decoded output 18 to determine whether or not each block has an error.
19は復号器17のデータ出力20を記憶し、かつ復号
器17の誤り検出信号出力21により制御される第2の
記憶装置であり、この第2の記憶装置19の出力22が
受信部2の出力となる。19 is a second storage device that stores the data output 20 of the decoder 17 and is controlled by the error detection signal output 21 of the decoder 17; This becomes the output.
23は復号器17の誤り検出信号出力21を変調し、逆
方向通信回線4に送出する第2の変調装置であり、その
出力24は逆方向通信回線4を通り、信号25が前記第
1の復調装置7に伝えられる。23 is a second modulator that modulates the error detection signal output 21 of the decoder 17 and sends it to the reverse communication line 4; its output 24 passes through the reverse communication line 4, and the signal 25 is transmitted to the first The signal is transmitted to the demodulator 7.
つぎに動作について説明する。Next, the operation will be explained.
入力データ6は符号器5により各ブロックごとに誤り検
出符号を付加される。The input data 6 is added with an error detection code for each block by the encoder 5.
誤り検出符号の付加された入力データ10は再送制御器
11を通って第1の変調装置12により変調され、通信
回線3に送出される。Input data 10 to which an error detection code has been added passes through a retransmission controller 11, is modulated by a first modulation device 12, and is sent to a communication line 3.
通信回線3を経たデータ信号16は第2の復調装置15
により復調され、復号器17で誤り検出符号が復号され
る。The data signal 16 that has passed through the communication line 3 is sent to the second demodulator 15
The decoder 17 decodes the error detection code.
このとき誤りが検出されなげれば、復号器17の出力2
0がそのまま第2の記憶装置19を経て受信部2の出力
22となる。If no error is detected at this time, the output 2 of the decoder 17
0 directly passes through the second storage device 19 and becomes the output 22 of the receiving section 2.
復号器1γで誤りが検出された場合には、その誤り検出
信号出力21が第2の変調装置23に加えられ、逆方向
通信回線4を経て送信部1に送られる。If an error is detected in the decoder 1γ, the error detection signal output 21 is applied to the second modulator 23 and sent to the transmitter 1 via the reverse communication line 4.
送信部1に送られた変調された誤り検出信号25は第1
の復調装置7で復調され、第1の記憶装置8および再送
制御器11に伝えられる。The modulated error detection signal 25 sent to the transmitter 1 is the first
The signal is demodulated by the demodulator 7 and transmitted to the first storage device 8 and the retransmission controller 11.
再送制御器11はこの信号9を受けると、その時点で送
出しているブロックの送出が終ったとき、N+1個(N
は正の整数)前のブロックから再び送出を行なう。When the retransmission controller 11 receives this signal 9, it will receive N+1 (N
is a positive integer) The transmission is performed again from the previous block.
通信回線3には遅延が存在し、再送を行なった場合には
受信系列の順序が逆になる場合が生じるのでこれを防止
するため、N+1個前のブロックから再送を行なう。There is a delay in the communication line 3, and if retransmission is performed, the order of the received sequences may be reversed. To prevent this, retransmission is performed from the N+1 block before.
復号器17の誤り検出信号21は受信部2の第2の記憶
装置19にも伝えられ、誤りが発生したフロックとその
後のN個のブロックが消去され、再び送られてきたN個
のブロックに誤りがなげれば記憶され、出力される。The error detection signal 21 of the decoder 17 is also transmitted to the second storage device 19 of the receiving section 2, and the block in which the error occurred and the subsequent N blocks are erased, and the error detection signal 21 is transmitted to the N blocks sent again. If there are no errors, it will be stored and output.
この形式の誤り再送要求方式はG o −back −
N型ARQ (AutomaticRepeat Re
quest )方式と呼ばれる。This type of error retransmission request method is G o -back -
N-type ARQ (Automatic Repeat Re
It is called the ``quest'' method.
従来の誤り再送要求機能を有する通信装置は以上のよう
に構成されており、誤りの発生が多い通信路でも充分に
信頼度の高いデータ伝送が可能となる。A conventional communication device having an error retransmission request function is configured as described above, and data transmission with sufficiently high reliability is possible even on a communication channel where many errors occur.
電話回線の開放以降、電話回線を用いたファクシミリ伝
送が増加しているが、電話回線は音声の通話を目的とし
たものであり、ファクシミリデータ等のディジタル通信
では、回線における種々の歪のために誤りが発生するこ
とになり、誤り再送要求方式がたびたび採用されてきた
。Since the opening of telephone lines, facsimile transmission using telephone lines has increased, but telephone lines are intended for voice calls, and digital communications such as facsimile data are subject to various distortions in the line. Errors occur, and an error retransmission request method has often been adopted.
ところでファクシミリ等の書画伝送では、データ伝送と
は異なり、本来冗長度が非常に大きいので、受信情報に
多少の誤りが生じても画質上ではほとんど妨害とはなら
ない。By the way, unlike data transmission, in document transmission such as facsimile, the degree of redundancy is inherently very high, so even if some errors occur in the received information, this hardly interferes with the image quality.
冗長度を抑圧する符号化を行なったファクシミリ信号で
は、当然誤りに対して弱(、誤りが発生したときの画質
への影響も少し増大することになるが、従来の誤り再送
要求方式を用いれば、通常の回線での信頼度は、画質に
影響を与えないために必要な信頼度より極端に良いもの
となる。Facsimile signals encoded to suppress redundancy are naturally vulnerable to errors (and the impact on image quality will increase slightly when an error occurs, but if the conventional error retransmission request method is used) , the reliability in a normal line is much better than the reliability required to not affect image quality.
さらに、電話回線では場合によっては誤りがかなり多く
発生するが、その場合には再送が増えるため、伝送時間
が増加する欠点があった。Furthermore, in some cases, a considerable number of errors occur over telephone lines, which has the disadvantage of increasing retransmissions and thus increasing transmission time.
ファクシミリでは電話費用の低減等のため伝送時間の短
縮、つまり高伝送効率化が重視されているので、前述の
伝送時間の増加は致命的な欠点となる。In facsimile, emphasis is placed on shortening transmission time, that is, increasing transmission efficiency, in order to reduce telephone costs, etc., so the increase in transmission time described above is a fatal drawback.
また、国際回線等の遅延時間が大きい場合には、Go−
back−N型ARQ 方式のNの値が大きくなり、1
回の再送で付加される伝送時間の大幅な増大を生ずる欠
点もある。In addition, if the delay time of international lines etc. is large, Go-
The value of N in the back-N type ARQ method increases to 1
Another drawback is that the transmission time added by multiple retransmissions increases significantly.
また、このような点に鑑み、従来、特開昭53−758
18号公報で示されるように、送信部で送信すべき情報
の重要度を判定し、受信部で情報伝送に誤りが生じた際
、上記情報の重要度に応じて再送要求を制御するように
したものがあった。In addition, in view of these points, conventionally, JP-A-53-758
As shown in Publication No. 18, the transmitter determines the importance of the information to be transmitted, and when an error occurs in the information transmission at the receiver, the retransmission request is controlled according to the importance of the information. There was something I did.
しかるに送信部で上述のような処理をするのはハードウ
ェア・システムの設計上に非常に困難なものとなるとい
う欠点を有しており、また、送信部で例えば情報の重要
度が゛小″′と判定され、その判定信号を伝送する際に
誤りが生じ受信部で゛大゛′と受信されれば、受信部か
ら再送要求が出されるが、送信部はその要求を無視する
こととなり、受信部では再送要求を繰り返すことになる
という問題があった。However, performing the above-mentioned processing in the transmitting section has the drawback that it is extremely difficult to design the hardware system, and it also has the disadvantage that, for example, when the importance of information is small in the transmitting section, ', and if an error occurs when transmitting the judgment signal and the receiving unit receives it as 'large', the receiving unit issues a retransmission request, but the transmitting unit ignores the request. There was a problem in that the receiving section would have to repeatedly request retransmission.
この発明はこのような従来のものの欠点を除去するため
になされたもので、受信部のみで再送制御を行ない、多
少の誤りが検出されてもこれを送信部および第2の記憶
装置に伝送しないようにすることにより、簡単な構成で
、信頼度を多少悟性にして伝送効率を向上させた誤り再
送要求機能を有する通信装置を提供することを目的とし
ている。This invention was made in order to eliminate such drawbacks of the conventional system.Retransmission control is performed only in the receiving section, and even if some errors are detected, they are not transmitted to the transmitting section and the second storage device. By doing so, it is an object of the present invention to provide a communication device having an error retransmission request function that has a simple configuration, improves reliability to some extent, and improves transmission efficiency.
以下、この発明の一実施例を図について説明する。An embodiment of the present invention will be described below with reference to the drawings.
第2図において、送信部1、通信回線3および逆方向通
信回線4は第1図と同じであるので図示を省略している
。In FIG. 2, the transmitter 1, communication line 3, and reverse communication line 4 are the same as in FIG. 1, and are therefore not shown.
26は受信部2において、復号器17からの誤り検出信
号出力21のうちから所望の誤り検出信号を選択し、そ
の出力27を第2の変調装置23および第2の記憶装置
19に加える判定器である。26 is a determiner in the receiving unit 2 that selects a desired error detection signal from among the error detection signal outputs 21 from the decoder 17 and adds the output 27 to the second modulation device 23 and the second storage device 19. It is.
第3図は判定器26の構成の一実施例を示している。FIG. 3 shows an example of the configuration of the determiner 26.
図において、28は復号器17の誤り検出信号21が入
力される5進の計数回路、29は5進計数回路28の出
力30を反転するインバータ、31は誤り検出信号21
とインバータ29の出力32との積をとり、その出力を
判定器26の出力27とするアンドゲートである。In the figure, 28 is a quinary counting circuit into which the error detection signal 21 of the decoder 17 is input, 29 is an inverter that inverts the output 30 of the quinary counting circuit 28, and 31 is an error detection signal 21.
This is an AND gate that multiplies the output 32 of the inverter 29 and the output 27 of the determiner 26.
つぎにこの判定器26の動作を各部の信号波形を示す第
4図とともに説明する。Next, the operation of this determiner 26 will be explained with reference to FIG. 4 showing signal waveforms at each part.
誤り検出信号21が5進計数回路28に入力されると、
5進計数回路28は誤り検出信号21のパルスをカウン
トする。When the error detection signal 21 is input to the quinary counting circuit 28,
The quinary counting circuit 28 counts the pulses of the error detection signal 21.
5進計数回路28の出力が“l “にならないうちはイ
ンバータ29の出力32は“1 “であるので、アンド
ゲート31は開かれており、誤り検出信号21がそのま
ま判定器26の出力27となる。Since the output 32 of the inverter 29 is "1" until the output of the quinary counting circuit 28 becomes "1", the AND gate 31 is open, and the error detection signal 21 is passed directly to the output 27 of the determiner 26. Become.
5進計数回路28が誤り検出信号21のパルスを5回カ
ウントすると5進計数回路28の出力30は“1 “と
なり、インバータ29の出力32が“O“どなってアン
ドゲート31は閉じ、誤り検出信号2105回目のパル
スは判定器26の出力27に現われない。When the quinary counting circuit 28 counts the pulse of the error detection signal 21 five times, the output 30 of the quinary counting circuit 28 becomes "1", the output 32 of the inverter 29 becomes "O", and the AND gate 31 closes, indicating an error. The fifth pulse of the detection signal 210 does not appear at the output 27 of the determiner 26.
したがってこの判定器26は第4図の信号27の波形か
らもわかるように、誤り検出信号21のパルスを5回に
1回は無視するようになっている。Therefore, as can be seen from the waveform of the signal 27 in FIG. 4, the determiner 26 ignores the pulse of the error detection signal 21 once in five times.
なお、第4図においてlは1ブロツク長である。In FIG. 4, l is one block length.
また第5図は判定器26の他の実施例を示している。Further, FIG. 5 shows another embodiment of the determiner 26.
図において、33は誤り検出信号21によりセットされ
、各ブロックに誤りがないことを示す無誤り検出信号3
4が入力される5進計数回路、35は誤り検出信号21
を1ブロツクだけ遅延する遅延回路、36は遅延回路3
5の出力37がR入力に入力され、5進計数回路33の
出力38がS入力に入用されるフリップフロップ、39
はフリップフロップ36の出力40を反転するインバー
タ、41はインバータ39の出力42と誤り検出信号2
1との積をとり、その出力を判定器26の出力27とす
るアンドゲートである。In the figure, 33 is set by the error detection signal 21 and indicates that there is no error in each block.
4 is input into a quinary counting circuit, 35 is an error detection signal 21
36 is the delay circuit 3 that delays by one block.
A flip-flop, 39, in which the output 37 of 5 is input to the R input, and the output 38 of the 5-ary counting circuit 33 is used to the S input.
is an inverter that inverts the output 40 of the flip-flop 36, and 41 is the output 42 of the inverter 39 and the error detection signal 2.
This is an AND gate that takes the product with 1 and uses the output as the output 27 of the determiner 26.
なお、前記無誤り検出信号34は誤り検出信号21より
容易に得られるものである。Note that the error-free detection signal 34 can be obtained more easily than the error detection signal 21.
つぎにこの判定器の回路の動作を各部の信号波形を示す
第6図とともに説明する。Next, the operation of this determiner circuit will be explained with reference to FIG. 6, which shows signal waveforms at various parts.
5進計数回路33は無誤り検出信号34のパルスをカウ
ントするが、5進計数回路33は誤り検出信号21によ
りリセットされるため、無誤り検出信号34のパルスを
5回連続してカウントしない限り、5進計数回路33の
出力は“1 “とならない。The quinary counting circuit 33 counts the pulses of the error-free detection signal 34, but since the quinary counting circuit 33 is reset by the error detection signal 21, unless the pulse of the error-free detection signal 34 is counted five times in a row, , the output of the quinary counting circuit 33 does not become "1".
このような状態ではフリップ70ツブ36の出力40は
“0“、インバータ39の出力42は“1“となり、ア
ンドゲート41が開かれ、誤り検出信号21はそのまま
判定器26の出力27となる。In this state, the output 40 of the flip 70 tube 36 becomes "0", the output 42 of the inverter 39 becomes "1", the AND gate 41 is opened, and the error detection signal 21 becomes the output 27 of the determiner 26 as it is.
5進計数回路33が無誤り検出信号34のパルスを5回
連続してカウントすると、その出力40は1 “となり
、フリップフロップ36の出力40は遅延回路35の出
力37が立ち上がるまでの間″1 “どなる。When the quinary counting circuit 33 counts the pulses of the error-free detection signal 34 five times in succession, its output 40 becomes 1", and the output 40 of the flip-flop 36 becomes 1" until the output 37 of the delay circuit 35 rises. "bawl.
そして前記出力40が“1 “どなっている間だけイン
バータ39を介してアンドゲート41が閉じられ、かつ
遅延回路35の出力37は誤り検出信号21のパルスを
1ブロツクだけ遅延したものであるので、この信号37
の原因となる誤り検出信号21のパルスは判定器26の
出力27に現われない。Then, the AND gate 41 is closed via the inverter 39 only while the output 40 is "1", and the output 37 of the delay circuit 35 is the pulse of the error detection signal 21 delayed by one block. , this signal 37
The pulse of the error detection signal 21 that causes the error does not appear at the output 27 of the determiner 26.
したがってこの判定器26は第6図の信号27の波形か
らもわかるように、誤りが検出されたとき、そのブロッ
ク以前の5ブロツクに誤りがなげれば、その誤り検出信
号を無視するようになっている。Therefore, as can be seen from the waveform of signal 27 in FIG. 6, when an error is detected, this determiner 26 will ignore the error detection signal if five blocks before that block have errors. ing.
なお、前記2つの判定器の実施例では5通計数回路を用
いて、誤り検出信号を5回に1回は無視するか、誤りが
検出されたとき、そのブロックより前の5ブロツクに誤
りがなげればこの誤りを無視するように構成したが、5
回または5ブロツクに限定する必要はなく、回線の特性
により適当な値を選ぶべきである。In addition, in the embodiments of the two judgers described above, a 5-counting circuit is used, and the error detection signal is ignored once every 5 times, or when an error is detected, it is determined that the error is present in the 5 blocks before that block. I configured it to ignore this error if I throw it, but 5
It is not necessary to limit the number of times or five blocks, but an appropriate value should be selected depending on the characteristics of the line.
また、前記第2の実施例では復号器17の出力に一定期
間誤りがなげれば、誤り検出信号を無視することにした
。Furthermore, in the second embodiment, if there is no error in the output of the decoder 17 for a certain period of time, the error detection signal is ignored.
ところで、実際の通信装置では情報源からの信号をブロ
ックにわけ、誤り検出符号を付加する情報源符号器と、
受信側で誤り検出と復号とを行なう情報源復号器とが存
在する場合があるが、その場合には、第7図に示すよう
に、情報源復号器43で一定期間誤りが検出されなげれ
ば情報源復号器43の出力44を判定器に加え、誤り検
出符号を無視するようにしてもよい。By the way, in an actual communication device, there is an information source encoder that divides the signal from the information source into blocks and adds an error detection code.
In some cases, there is an information source decoder that performs error detection and decoding on the receiving side, but in that case, as shown in FIG. For example, the output 44 of the information source decoder 43 may be added to the determiner, and the error detection code may be ignored.
また、前記2つの実施例1ま符号器5は誤り検出符号を
付加するものとしたが、訂正機能も有する誤り訂正符号
を付加してもよい。In addition, although the encoder 5 in the first embodiment described above has an error detection code added thereto, an error correction code having a correction function may also be added thereto.
以上のように、この発明の通信装置によれば、誤り再送
要求機能を有する通信装置において、受信側に誤り検出
信号を選択する判定器を設け、判定器の出力である誤り
検出信号に応じて再送を行なって入力データの再送回数
を減らすことにより、信頼性を多少慣性にしても、伝送
効率を向上し、回線歪が大きいときにでも伝送効率の低
下を少くすることができ、しかもそれが簡単な構成で実
現できる効果がある。As described above, according to the communication device of the present invention, in the communication device having the error retransmission request function, a determiner for selecting an error detection signal is provided on the receiving side, and the determination device selects the error detection signal output from the determiner. By performing retransmission and reducing the number of retransmissions of input data, it is possible to improve transmission efficiency even if the reliability is reduced to some extent, and to reduce the decrease in transmission efficiency even when line distortion is large. There are effects that can be achieved with a simple configuration.
第1図は従来の誤り再送要求機能を有する通信装置のブ
ロック図、第2図はこの発明の一実施例による通信装置
の受信部のブロック図、第3図は第2図の判定器の一実
施例を示す回路図、第4図は第3図の回路の各部の信号
波形を示す図、第5図は第2図の判定器の他の実施例を
示す回路図、第6図は第5図の回路の各部の信号波形を
示す図、第7図はこの発明の他の実施例による通信装置
の一部ブロック図である。
1・・・・・・送信部、2・・・・・・受信部、3・・
・・・・通信回線、4・・・・・・逆方向通信回線、5
・・・・・・符号器、7・・・・・・第1の復調装置、
8・・・・・・第1の記憶装置、11・・・・・・再送
制御器、12・・・・・・第1の変調装置、15・・・
・・・第2の復調装置、17・・・・・・復号器、19
・・・・・・第2の記憶装置、23・・・・・・第2の
変調装置、26・・・・パ判定器。
なお、図中、同一符号は同一または相当部分を示す。FIG. 1 is a block diagram of a conventional communication device having an error retransmission request function, FIG. 2 is a block diagram of a receiving section of a communication device according to an embodiment of the present invention, and FIG. 3 is a block diagram of a determining unit of FIG. 4 is a diagram showing signal waveforms of each part of the circuit in FIG. 3, FIG. 5 is a circuit diagram showing another embodiment of the determiner in FIG. 2, and FIG. FIG. 5 is a diagram showing signal waveforms of each part of the circuit, and FIG. 7 is a partial block diagram of a communication device according to another embodiment of the present invention. 1... Transmitting section, 2... Receiving section, 3...
...Communication line, 4...Reverse direction communication line, 5
. . . encoder, 7 . . . first demodulator,
8...First storage device, 11...Retransmission controller, 12...First modulation device, 15...
. . . second demodulator, 17 . . . decoder, 19
. . . second storage device, 23 . . . second modulation device, 26 . . . In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
検出符号を付加する符号器と、逆方向通信回線により受
信部より送られる変調された誤り検出信号を復調する第
1の復調装置と、この第1の復調装置の出力に応じて前
記符号器により誤り検出符号の付加された入力データを
記憶する第1の記憶装置と、前記第1の復調装置の出力
に応じて前記符号器の出力と前記第1の記憶装置に記憶
した入力データのいずれかを選択する再送制御器と、こ
の再送制御器の出力を変調し通信回線へ送出する第1の
変調装置とを有する送信部と、前記通信回線により伝送
された前記第1の変調装置の出力を復調する第2の復調
装置と、この第2の復調装置の出力を復号し誤りを検出
する復号器と、この復号器のデータ出力を記憶する第2
の記憶装置と、前記復号器の誤り検出信号出力を選択す
る判定器と、この判定器の出力を変調して逆方向通信回
線に送出する第2の変調装置とを有する受信部とを備え
、前記判定器の出力信号に従い入力データの再送を行な
うようにしたことを特徴とする通信装置。 2 判定器が復号器の誤り検出信号出力のN+1個(N
は正の整数)の誤り検出信号のうちN個の誤り検出信号
を選択するものであることを特徴とする特許請求の範囲
第1項記載の通信装置。 3 判定器が復号器の誤り検出信号出力において連続す
るNブロック(Nは正の整数)に誤り検出信号がない場
合に続く1個の誤り検出信号を無視することを特徴とす
る特許請求の範囲第1項記載の通信装置。[Claims] 1. An encoder that divides human data into blocks and adds an error detection code to each block, and a first encoder that demodulates the modulated error detection signal sent from the receiver through the reverse communication line. a demodulator; a first storage device that stores input data to which an error detection code has been added by the encoder according to the output of the first demodulator; A transmission comprising: a retransmission controller that selects either the output of the encoder or the input data stored in the first storage device; and a first modulation device that modulates the output of the retransmission controller and sends it to a communication line. a second demodulator that demodulates the output of the first modulator transmitted through the communication line; a decoder that decodes the output of the second demodulator and detects errors; and the decoder. the second to store the data output of
a receiving unit having a storage device, a determiner that selects the error detection signal output of the decoder, and a second modulator that modulates the output of the determiner and sends it to a reverse communication line, A communication device characterized in that input data is retransmitted according to an output signal of the determiner. 2 The determiner selects N+1 (N
2. The communication device according to claim 1, wherein N error detection signals are selected from among the error detection signals (where N is a positive integer). 3 Claims characterized in that the determiner ignores one error detection signal that follows when there is no error detection signal in N consecutive blocks (N is a positive integer) in the error detection signal output of the decoder The communication device according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53088784A JPS5850464B2 (en) | 1978-07-20 | 1978-07-20 | Communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53088784A JPS5850464B2 (en) | 1978-07-20 | 1978-07-20 | Communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5516529A JPS5516529A (en) | 1980-02-05 |
| JPS5850464B2 true JPS5850464B2 (en) | 1983-11-10 |
Family
ID=13952465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53088784A Expired JPS5850464B2 (en) | 1978-07-20 | 1978-07-20 | Communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850464B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202017101725U1 (en) | 2017-03-24 | 2017-04-11 | Aktiebolaget Skf | Rolling bearing with an electrically insulating layer |
| DE102017205015A1 (en) | 2017-03-24 | 2018-09-27 | Aktiebolaget Skf | Rolling bearing with an electrically insulating layer |
-
1978
- 1978-07-20 JP JP53088784A patent/JPS5850464B2/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202017101725U1 (en) | 2017-03-24 | 2017-04-11 | Aktiebolaget Skf | Rolling bearing with an electrically insulating layer |
| DE102017205015A1 (en) | 2017-03-24 | 2018-09-27 | Aktiebolaget Skf | Rolling bearing with an electrically insulating layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5516529A (en) | 1980-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5490168A (en) | Method and system for automatic optimization of data throughput using variable packet length and code parameters | |
| AU670781B2 (en) | Buffer allocation to repeated information blocks in data transmission, particularly video transmission | |
| US5974584A (en) | Parity checking in a real-time digital communications system | |
| US5600663A (en) | Adaptive forward error correction system | |
| JPS61232737A (en) | Error control coding system | |
| US5483545A (en) | Method of automatically requesting retransmission in a duplex digital transmission system having at least one noisy return channel, and an installation for implementing the method | |
| US4471485A (en) | Method of protection against errors in transmission of radiotelegraph messages and a device for the application of said method | |
| US4225888A (en) | High efficiency facsimile transmission system | |
| EP1260046B1 (en) | A communication system having bad frame indicator means for resynchronization purposes | |
| JPS5850464B2 (en) | Communication device | |
| Benelli | A selective ARQ protocol with a finite-length buffer | |
| JPH0646037A (en) | Mode switching arq system | |
| JPH0562861B2 (en) | ||
| JPH0750698A (en) | Circuit and method for error detection | |
| JPH05199124A (en) | Voice communication system | |
| JPH088844A (en) | Digital decoder | |
| JP3052025B2 (en) | Diversity wireless transmission and reception system | |
| JPH07336336A (en) | Data transmission equipment | |
| JP3281202B2 (en) | Error control system | |
| JP2751271B2 (en) | Digital transceiver | |
| JPH01190144A (en) | Error retransmission control system | |
| JPH0410723A (en) | Diversity communication system | |
| JP4357286B2 (en) | Control signal transmission system using digital radio equipment | |
| JP2600581B2 (en) | Code synchronization circuit | |
| JP2579464B2 (en) | Data communication method |