JPS5855533B2 - Failure diagnosis method for signal conversion circuit - Google Patents
Failure diagnosis method for signal conversion circuitInfo
- Publication number
- JPS5855533B2 JPS5855533B2 JP53147946A JP14794678A JPS5855533B2 JP S5855533 B2 JPS5855533 B2 JP S5855533B2 JP 53147946 A JP53147946 A JP 53147946A JP 14794678 A JP14794678 A JP 14794678A JP S5855533 B2 JPS5855533 B2 JP S5855533B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- input
- conversion circuit
- signal conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、外部接点、例えばプラント接点の動作状態に
対応する電圧信号を論理レベル信号に変換する信号変換
回置に関し、特に、信号変換回路の故障診断を、システ
ム稼動状態(オンライン)でも行なえるようにした故障
診断方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal conversion arrangement for converting a voltage signal corresponding to the operating state of an external contact, such as a plant contact, into a logic level signal, and in particular, the present invention relates to a signal conversion arrangement for converting a voltage signal corresponding to the operating state of an external contact, such as a plant contact, into a logic level signal, and in particular, for fault diagnosis of a signal conversion circuit, for system operation. This invention relates to a fault diagnosis method that can be performed online.
第1図は、従来の信号変換回路の故障診断方法を説明す
るためのものである。FIG. 1 is for explaining a conventional failure diagnosis method for a signal conversion circuit.
外部接点3a。3bの一端はそれぞれ信号変換回路Aの
入力端子5a、5bに接続され、他端は接地端子5Cに
接続されている。External contact 3a. One end of 3b is connected to input terminals 5a and 5b of signal conversion circuit A, respectively, and the other end is connected to ground terminal 5C.
入力信号端子5aは抵抗R1aを介して電源vBに接続
され、更に抵抗R28、コンデンサC1aからなるフィ
ルタ回路および抵抗R3aを介して比較回路1aのマイ
ナス(へ)入力端子に接続されている。Input signal terminal 5a is connected to power supply vB via resistor R1a, and further connected to the negative input terminal of comparator circuit 1a via resistor R28, a filter circuit consisting of capacitor C1a, and resistor R3a.
また、同様に、入力信号端子5bは、抵抗R1bを介し
て電源VBに接続され、更に抵抗R2b、コンデンサC
1bからなるフィルタ回路および抵抗i1’tabを介
して比較回路1bのマイナス(→入力端子に接続されて
いる。Similarly, the input signal terminal 5b is connected to the power supply VB via a resistor R1b, and is further connected to a resistor R2b and a capacitor C.
It is connected to the minus (→ input terminal) of the comparator circuit 1b via the filter circuit consisting of 1b and the resistor i1'tab.
比較回路1a、1b・・・・・・1nのプラス(ト)入
力端子には共通の基準電圧Esが印加されている。A common reference voltage Es is applied to the positive (G) input terminals of the comparison circuits 1a, 1b, . . . , 1n.
第1図では、2つの外部接点3a 、3bを示している
が、実際には、これらは数1001或いは数1000点
に及ぶものもある。Although FIG. 1 shows two external contacts 3a and 3b, in reality there may be several thousand or even several thousand external contacts.
このような信号変換回路では、例えば接点3aがオンす
ると、比較回路1aの入力電圧e1aは低レベル電圧O
■となり、またオフ状態では高レベル電圧■3となる。In such a signal conversion circuit, for example, when the contact 3a is turned on, the input voltage e1a of the comparator circuit 1a becomes the low level voltage O.
(2), and in the off state, the high level voltage (3).
基準電圧Esは、O■とvBの中間、例えば1/2・■
3に設定されており、低レベル入力の場合、比較器1a
は論理レベル「1」、また、高レベルの場合、論理レベ
ル「0」を出力し、それぞれ接点の動作状態に応じた論
理レベル信号を出力する。The reference voltage Es is between O■ and vB, for example, 1/2・■
3, and for low level input, comparator 1a
outputs a logic level "1", and in the case of a high level, outputs a logic level "0", and outputs a logic level signal corresponding to the operating state of each contact.
このような信号変換回路の故障診断は、従来、システム
稼動時(オンライン)であれば、一度システムを停止さ
せ(オフライン)、入力信号端子5b、接地端子5cに
おいて入力信号線を取り外し、代りに擬似接点4を接続
し、マニュアルでその接点4をオンオフすることにより
、擬似入力信号を取込み、信号変換回路の故障診断を行
なっていた。Conventionally, fault diagnosis of such a signal conversion circuit has been carried out when the system is in operation (online), once the system is stopped (offline), the input signal line is removed at the input signal terminal 5b and the ground terminal 5c, and a pseudo By connecting the contact 4 and manually turning the contact 4 on and off, a pseudo input signal is taken in and a failure diagnosis of the signal conversion circuit is performed.
このため、次のような欠点があった。For this reason, there were the following drawbacks.
(1)オンラインでの故障診断ができない。(1) Online failure diagnosis is not possible.
(2)マニュアル操作であり、システムダウンタイムが
犬である。(2) Manual operation and system downtime is a problem.
(3)操作が面倒である。(3) Operation is troublesome.
本発明は以上の諸点に鑑み発明されたもので、その目的
とするところは、オンラインでの故障診断を可能とする
新理な故障診断方法を提供するにある。The present invention was invented in view of the above points, and its purpose is to provide a novel fault diagnosis method that enables online fault diagnosis.
本発明の1つの目的は、簡便な方法により故障診断を行
なわせることである。One object of the present invention is to perform fault diagnosis using a simple method.
本発明の特徴は、比較回路の基準電圧を変化させること
により、等価的に擬似入力信号を印加したのと同じ状態
をつくっていることである。A feature of the present invention is that by changing the reference voltage of the comparator circuit, a state equivalent to applying a pseudo input signal is created.
本発明の他の目的並びに特徴は以下の説明より明らかに
なるであろう。Other objects and features of the present invention will become apparent from the following description.
第2図は本発明の一実施例回路図である。FIG. 2 is a circuit diagram of one embodiment of the present invention.
第2図において、第1図と大きく異なるところは比較回
路1a、lb・・・・・・1nの基準電圧Esが、外部
信号によって変えられるようになっていることであり、
これを電圧可変設定回路100として示している。The major difference between FIG. 2 and FIG. 1 is that the reference voltage Es of the comparator circuits 1a, lb...1n can be changed by an external signal.
This is shown as a voltage variable setting circuit 100.
電圧可変設定回路100は、スイッチ素子17゜18、
インバータ21、抵抗器R5,R6から構成さへ比較回
路1a〜1nの基準電圧Esを、計算機(図示せず)か
らの擬似入力設定信号19DCKによって変化させるも
のである。The voltage variable setting circuit 100 includes switch elements 17, 18,
The reference voltage Es of the comparator circuits 1a to 1n composed of an inverter 21 and resistors R5 and R6 is changed by a pseudo input setting signal 19DCK from a computer (not shown).
抵抗器R7a、R8a1は補正抵抗器、rはプラント側
の直流抵抗を等価的に示したものである。Resistors R7a and R8a1 are correction resistors, and r is equivalent to the DC resistance on the plant side.
さて、第2図において、プラント接点3aのオン状態に
等価な擬似入力設定を行う場合は、擬似入力設定信号1
9に論理「1」が与えられ、チェック信号20CHEC
Kとによりスイッチ素子17をオン、スイッチ素子18
をオフにする。Now, in FIG. 2, when performing a pseudo input setting equivalent to the ON state of the plant contact 3a, the pseudo input setting signal 1
9 is given logic "1", check signal 20CHEC
K turns on switch element 17, switch element 18
Turn off.
ここで、比較回路1a〜1nの基準電EESは、通常に
おいては、プラント接点3a、3b・・・・・・がオン
状態又はオフ状態における入力電圧Viに対し、中間値
、例えばVB/2になるように、スイッチ素子17.1
8をオフ状態にして、VBを抵抗器Rs t R6で分
圧している。Here, the reference voltage EES of the comparison circuits 1a to 1n is normally set to an intermediate value, for example, VB/2, with respect to the input voltage Vi when the plant contacts 3a, 3b, . . . are in the on state or off state. The switch element 17.1
8 is turned off, and VB is divided by a resistor Rs t R6.
R5=R6であれば、スイッチ素子17.18がオフ状
態のとき、基準電圧ESは■B/2に等しくなる。If R5=R6, the reference voltage ES becomes equal to B/2 when the switch elements 17 and 18 are in the off state.
スイッチ素子17.18は、チェック信号20がない場
合、ともにオフ状態であり、擬似入力設定信号19の内
容に応じていずれか一方がオンし、他力がオフ状態とな
る。When the check signal 20 is not present, the switch elements 17 and 18 are both off, and depending on the content of the pseudo input setting signal 19, one of them is turned on and the other is turned off.
いま、擬似入力設定信号19が論理「1」の場合、スイ
ッチ素子17がオン、スイッチ素子18がオフ状態とな
り、この場合の基準電圧をESIとすれば、スイッチ素
子17のオン状態での電圧降下をVCESとすると、
となる。Now, when the pseudo input setting signal 19 is logic "1", the switch element 17 is on and the switch element 18 is off, and if the reference voltage in this case is ESI, then the voltage drop when the switch element 17 is on is Letting VCES be, it becomes.
ここで、プラント接点3
入力端子■i (0)は、
aがオフ状態の場合の
であり、基準電圧ESIは、入力電圧V i (0)
?■1(1)に対し、それぞれE 81 > V i(
。Here, the plant contact 3 input terminal ■i (0) is when a is in the off state, and the reference voltage ESI is the input voltage V i (0)
? ■For 1(1), E 81 > Vi(
.
)、R31>■1(1)となり、比較回路1aの出力は
プラント接点3aの動作状態に無関係に、プラント接点
3aがオン状態と等価の出力動作(論理「1」をする次
に、プラント接点3aのオフ状態に等価な擬似人力設定
を行う場合は、擬似入力設定信号19に論理「0」が与
えられ、チェック信号20とにより、スイッチ素子17
をオフ、スイッチ素子18をオンにする。), R31>■1 (1), and the output of the comparator circuit 1a is independent of the operating state of the plant contact 3a. When performing a pseudo-human setting equivalent to the OFF state of 3a, logic "0" is given to the pseudo-input setting signal 19, and the check signal 20 causes the switch element 17 to
is turned off, and the switch element 18 is turned on.
この場合の基準電圧を1Esoとすれば、 となる。If the reference voltage in this case is 1Eso, becomes.
抵抗器R7aは、vcEsく■1(1)となるように設
定するものであり、基準電圧ESOは、入力電圧■1(
1)、■1(o)に対し、それぞれESo<■1(1)
、E8oくvi(o)となる。The resistor R7a is set so that vcEs 1 (1), and the reference voltage ESO is set to the input voltage 1 (1).
1) and ■1(o), respectively, ESo<■1(1)
, E8o x vi(o).
このとき、比較回路1aの出力は、プラント接点3aが
オフ状態と等価の動作をする。At this time, the output of the comparator circuit 1a operates equivalent to when the plant contact 3a is in the OFF state.
以上の様子を第3図に示している。The above situation is shown in FIG.
このように基準電圧Esを、2つの電圧レベル信号のう
ちの高い電圧レベル信号■i(。In this way, the reference voltage Es is set to the higher voltage level signal ■i() of the two voltage level signals.
)より更に高い電圧レベルES1%低い電圧レベル信号
V i (1)より更に低い電圧レベルESOに設定す
ることによって、プラント接点の動作状態に無関係に擬
似入力を設定可能となり、比較回路以降の診断をオンラ
インで行うことが可能となる。) By setting the voltage level ESO to a voltage level even lower than the voltage level ES1% lower than the voltage level signal V i (1), it is possible to set a pseudo input regardless of the operating state of the plant contacts, and diagnosis after the comparison circuit can be performed. This can be done online.
故障診断を行う簡単な一例を第4図に示している。A simple example of fault diagnosis is shown in FIG.
第4図において、Bは計算機を示し、計算機Bよりチェ
ック信号CHECK、擬似入力設定信号DCKを信号変
換回路Aの電圧可変設定回路100に入力し、この時の
比較回路出力Dia”Dinを取込むようになっている
。In FIG. 4, B indicates a computer, and the check signal CHECK and pseudo input setting signal DCK are input from the computer B to the voltage variable setting circuit 100 of the signal conversion circuit A, and the comparison circuit output Dia"Din at this time is taken. It looks like this.
第4図において、チェック信号CHECKと擬似入力設
定信号DCKの論理「1」(擬似入力「1」データパタ
ーン)が信号変換回路Aに入力された場合を考える。In FIG. 4, consider the case where the check signal CHECK and the pseudo-input setting signal DCK of logic "1" (pseudo-input "1" data pattern) are input to the signal conversion circuit A.
この時、設定信号り。At this time, the setting signal is activated.
Kの論理「1」に対する信号変換回路Aの出力信号Di
a(1)〜Di n (1)(これらを総称してD i
(1)として示している。Output signal Di of signal conversion circuit A for logic “1” of K
a(1) to D i n (1) (these are collectively referred to as D i
It is shown as (1).
)は計算機Bに取込まれ、擬似入力設定信号DCK(1
)と比較される。) is taken into computer B, and the pseudo input setting signal DCK (1
) compared to
ここでは、擬似入力設定信号DCK(1)の論理「1」
に対し、ビット0のデータ(論理「O」に不一致がみら
れる。Here, the logic of the pseudo input setting signal DCK (1) is "1".
However, there is a mismatch in the bit 0 data (logic "O").
このことは、ビットOに対応する比較回路以降の回路動
作に異常があることを示す。This indicates that there is an abnormality in the circuit operation after the comparison circuit corresponding to bit O.
同様に、信号変換回路Aに、擬似入力設定信号DCKの
論理「0」(擬似入力「0」データパタ・−ン)」が与
えられると、信号変換回路Aの出力信号Dia(。Similarly, when the signal conversion circuit A is given the logic "0" (pseudo input "0" data pattern) of the pseudo input setting signal DCK, the output signal Dia (of the signal conversion circuit A) is applied.
)〜Di n (o) (これらを総称してDi(。)~Din(o) (These are collectively referred to as Di(.
)として示している。)と擬似入力設定信号D CK(
0)が計算機Bにおいて比較される。). ) and pseudo input setting signal DCK(
0) are compared in computer B.
ここでは、擬似入力設定信号D CK (o)の論理「
O」に対し、ビット1のデータに不一致がみられる。Here, the logic of the pseudo input setting signal D CK (o) is
There is a discrepancy in the data of bit 1 for "O".
このことはビット1に対応する比較回路以降の回路動作
に異常があることを示す。This indicates that there is an abnormality in the circuit operation after the comparison circuit corresponding to bit 1.
このように本発明によれば、外部接点の動作状態に無関
係に、擬似入力を設定可能な為、システム稼動状態にお
いてもシステムダウンすることなく簡便な方法で信号変
換回路の故障診断を行なわせることが可能である。As described above, according to the present invention, since the pseudo input can be set regardless of the operating state of the external contact, it is possible to perform failure diagnosis of the signal conversion circuit in a simple manner without causing a system down even when the system is in operation. is possible.
また、本発明によれば、システム立上げ時、プロセスと
の接続が行なわれていない状態においても、入力信号端
子を細工することなく計算機での故障診断(シュミレー
ション動作)が可能である。Furthermore, according to the present invention, failure diagnosis (simulation operation) can be performed on a computer without modifying input signal terminals even when the system is started up and is not connected to a process.
また本発明によれば、故障発生の場合も、より短時間に
故障個所のローカライズが可能となり、システムダウン
タイムの大巾な減少が期待できる。Furthermore, according to the present invention, even in the event of a failure, it is possible to localize the failure location in a shorter time, and a significant reduction in system downtime can be expected.
更に本発明によって新らたに付かした電圧可変設定回路
は簡便な構成で実現可能である。Furthermore, the voltage variable setting circuit newly added according to the present invention can be realized with a simple configuration.
第1図は従来の信号変換回路および故障診断を説明する
ための回路図、第2図は本発明の一実施例回路図、第3
図は第2図の動作を示すタイミングチャート、第4図は
本発明の具体的な故障診断を行う一実施例を示す図であ
る。
19・・・・・・擬似入力設定信号、20・・・・・・
チェック信号、100・・・・・・電圧可変設定回路。Figure 1 is a circuit diagram for explaining a conventional signal conversion circuit and failure diagnosis, Figure 2 is a circuit diagram of an embodiment of the present invention, and Figure 3 is a circuit diagram for explaining a conventional signal conversion circuit and failure diagnosis.
2 is a timing chart showing the operation of FIG. 2, and FIG. 4 is a diagram showing an embodiment of the present invention for carrying out specific failure diagnosis. 19...Pseudo input setting signal, 20...
Check signal, 100... Voltage variable setting circuit.
Claims (1)
状態を電圧信号の犬・小として取込み、他方の入力端子
に該2つの電圧信号の中間に設定された基準電圧を印加
し、該比較器より該外部接点の動作状態を論理レベル信
号として取り出すようになっている信号変換回路におい
て、該比較器の基準電圧を、定常状態とは異なった電圧
レベルに切換え、この時の比較器出力と予め設定してい
るデータを比較し故障診断を行うことを特徴とする信号
変換回路の故障診断方法。 2、特許請求の範囲第1項記載の定常状態とは異なった
電圧レベルは、外部接点の1つの動作状態に対応する大
きな電圧信号より更に大きい電圧レベルと、他の動作状
態に対応する小さな電圧信号より更に小さい電圧レベル
からなる信号変換回路の故障診断方法。[Claims] 1. Two operating states of the external contact are input into one input terminal of the comparator as a voltage signal, and a reference set between the two voltage signals is input into the other input terminal. In a signal conversion circuit that applies a voltage and extracts the operating state of the external contact as a logic level signal from the comparator, the reference voltage of the comparator is switched to a voltage level different from a steady state, A fault diagnosis method for a signal conversion circuit, characterized in that a fault diagnosis is performed by comparing a comparator output at this time with preset data. 2. The voltage level different from the steady state as recited in claim 1 is a voltage level that is larger than the large voltage signal corresponding to one operating state of the external contact and a small voltage signal corresponding to the other operating state. A fault diagnosis method for a signal conversion circuit that uses a voltage level that is even smaller than a signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53147946A JPS5855533B2 (en) | 1978-12-01 | 1978-12-01 | Failure diagnosis method for signal conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53147946A JPS5855533B2 (en) | 1978-12-01 | 1978-12-01 | Failure diagnosis method for signal conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5576449A JPS5576449A (en) | 1980-06-09 |
| JPS5855533B2 true JPS5855533B2 (en) | 1983-12-10 |
Family
ID=15441632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53147946A Expired JPS5855533B2 (en) | 1978-12-01 | 1978-12-01 | Failure diagnosis method for signal conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855533B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115574854B (en) * | 2022-12-05 | 2023-04-11 | 泉州昆泰芯微电子科技有限公司 | Fault diagnosis circuit device, diagnosis method, computer, storage medium and program |
-
1978
- 1978-12-01 JP JP53147946A patent/JPS5855533B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5576449A (en) | 1980-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6314565B2 (en) | ||
| JPS6386906A (en) | Differential reset stabilizing latch | |
| US3134032A (en) | Error canceling decision circuit | |
| JPS5855533B2 (en) | Failure diagnosis method for signal conversion circuit | |
| US4320386A (en) | Selection and power reset circuit | |
| CN204807641U (en) | Electronic load detection circuitry and control system who has electronic load detection function | |
| CN114301153B (en) | Power supply backup control circuit card and LED display control system | |
| JPS5929974B2 (en) | Condition monitoring device for analog-to-digital converter | |
| JPH03159267A (en) | Reference voltage input circuit | |
| CN218998047U (en) | High-precision quantization circuit and system | |
| JPH04157372A (en) | Window type voltage comparator circuit | |
| CN209372926U (en) | Resistance capacitance matrix | |
| JPH0248887Y2 (en) | ||
| JPH0330165B2 (en) | ||
| JP2984518B2 (en) | Control device for controlling semiconductor test test system | |
| JPH05133767A (en) | Counter reset method in absolute encoder | |
| JPH0229534Y2 (en) | ||
| SU1104507A1 (en) | Accumulator | |
| JPH03174616A (en) | Microcomputer | |
| JPH02209010A (en) | Timing pulse generating circuit | |
| JPH01273416A (en) | Level shift circuit | |
| JPH0792057A (en) | Output circuit with output monitor | |
| CN111064455A (en) | Programmable Delay Circuit | |
| JPS6188713A (en) | digital relay device | |
| JPS60131027A (en) | Phase sequence discriminating circuit |