JPS5857016B2 - ドウキカイロ - Google Patents
ドウキカイロInfo
- Publication number
- JPS5857016B2 JPS5857016B2 JP10523375A JP10523375A JPS5857016B2 JP S5857016 B2 JPS5857016 B2 JP S5857016B2 JP 10523375 A JP10523375 A JP 10523375A JP 10523375 A JP10523375 A JP 10523375A JP S5857016 B2 JPS5857016 B2 JP S5857016B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- signal
- transistor
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョン受像機などにおいてその表示部に
放送局からのテレビ信号以外の信号を表示するのに適し
た同期回路に関する。
放送局からのテレビ信号以外の信号を表示するのに適し
た同期回路に関する。
テレビジョン受像機において、外部局(放送局)以外の
内部の表示データ発生回路からの信号を文字などで放映
することが考えられている。
内部の表示データ発生回路からの信号を文字などで放映
することが考えられている。
このような受像機において、その受像機内の表示データ
発生回路に記憶されている文字(たとえは時計回路によ
る時刻、メモリ回路のチャンネルなど)を放映しようと
した場合、画面上のその表示位置を安定させ視聴者に見
やすくする必要がある。
発生回路に記憶されている文字(たとえは時計回路によ
る時刻、メモリ回路のチャンネルなど)を放映しようと
した場合、画面上のその表示位置を安定させ視聴者に見
やすくする必要がある。
本発明は上記の事情に対処してなされたもので、特に表
示データ発生回路と外部局の信号の同期関係を安定化す
るとともに表示データ発生回路からの信号による表示状
態切換時の表示位置安定化を得る同期回路を提供するこ
とを目的とするものである。
示データ発生回路と外部局の信号の同期関係を安定化す
るとともに表示データ発生回路からの信号による表示状
態切換時の表示位置安定化を得る同期回路を提供するこ
とを目的とするものである。
以下本発明の一実施例を図面を参照して詳細に説明する
。
。
すなわち図面において11はテレビジョン受像機の受信
信号検波回路12の入力端であり、この検波回路12の
出力端は映像信号増幅回路13に接続される。
信号検波回路12の入力端であり、この検波回路12の
出力端は映像信号増幅回路13に接続される。
この増幅回路13の出力端は陰極線管14のカソード端
に接続され放映用の信号を加えるようになされるもので
、前記陰極線管14に設けられた偏向ヨーク15が垂直
同期偏向回路16、水平同期発振回路17により駆動さ
れ陰極線管のビーム走査を匍脚し映像信号を光学的な画
に変換するように動作されるものである。
に接続され放映用の信号を加えるようになされるもので
、前記陰極線管14に設けられた偏向ヨーク15が垂直
同期偏向回路16、水平同期発振回路17により駆動さ
れ陰極線管のビーム走査を匍脚し映像信号を光学的な画
に変換するように動作されるものである。
次に本発明の要部となる構成を説明する。
前記映像信号検波回路12の出力端は、コンデンサC1
を介して同期分離用トランジスタQ1のベースに接続さ
れる。
を介して同期分離用トランジスタQ1のベースに接続さ
れる。
このトランジスタQ0のベース・エミッタ間には抵抗R
1が接続され、またエミッタは電源端子に接続されると
ともにトランジスタQ2(後述する受像機内の表示デー
タ発生回路の内容を読出しこの内容のみを表示する時つ
まりプログラム時にオンになる)のエミッタに接続され
る。
1が接続され、またエミッタは電源端子に接続されると
ともにトランジスタQ2(後述する受像機内の表示デー
タ発生回路の内容を読出しこの内容のみを表示する時つ
まりプログラム時にオンになる)のエミッタに接続され
る。
そしてトランジスタQ1.Q2のコレクタは共通接続さ
れ抵抗R3を介して接地される。
れ抵抗R3を介して接地される。
また前記トランジスタQ2のベース・エミッタ間には抵
抗馬が接続され、このトランジスタのベースはトランジ
スタQ4のコレクタに接続される。
抗馬が接続され、このトランジスタのベースはトランジ
スタQ4のコレクタに接続される。
さらにまた前記トランジスタQ2のコレクタは抵抗R,
,R5の直列回路を介して垂直同期偏向回路16の同期
パルス入力端に接続される。
,R5の直列回路を介して垂直同期偏向回路16の同期
パルス入力端に接続される。
さらに前記抵抗R4,R,の接続点及び前記同期パルス
入力端はそれぞれコンデンサC2,Coを介して接地さ
れ、時定数回路を構成している。
入力端はそれぞれコンデンサC2,Coを介して接地さ
れ、時定数回路を構成している。
さらに前記トランジスタQ2のコレクタはコンデンサC
3を介して水平同期偏向回路17の同期パルス入力端に
接続される。
3を介して水平同期偏向回路17の同期パルス入力端に
接続される。
前述したトランジスタQ4はこの前段のトランジスタQ
3の出力を増幅する素子で、そのベースはトランジスタ
Q3のコレクタに接続される。
3の出力を増幅する素子で、そのベースはトランジスタ
Q3のコレクタに接続される。
このトランジスタQ3のベースは抵抗R7を介して接地
されバイアスを設定されるとともに抵抗R6を介して受
像機内の固定局■C18、半導体集積回路による情報記
憶部の判別信号出端182に接続される。
されバイアスを設定されるとともに抵抗R6を介して受
像機内の固定局■C18、半導体集積回路による情報記
憶部の判別信号出端182に接続される。
前記受像機内の表示データ発生回路18は、この内部に
時計回路とかメモリ回路等を有するものでその被読出回
路部に水平・垂直の読出しパルスを加えるとその表示内
容(ビデオ信号と略同様な信号)を表示内容出力端18
1に導出する。
時計回路とかメモリ回路等を有するものでその被読出回
路部に水平・垂直の読出しパルスを加えるとその表示内
容(ビデオ信号と略同様な信号)を表示内容出力端18
1に導出する。
そしてこの表示データ発生回路は、放送局からの放送画
を表示する場合(ノーマル)と、放送番組の放送画無し
でその記憶内容のみを表示する場合(プログラム)とで
これを判別し、バイレベルあるいはロウレベルの信号を
前記判別信号出力端182に導出する。
を表示する場合(ノーマル)と、放送番組の放送画無し
でその記憶内容のみを表示する場合(プログラム)とで
これを判別し、バイレベルあるいはロウレベルの信号を
前記判別信号出力端182に導出する。
この判別信号を導出するための手段は種々の方法が可能
であるが、たとえば表示データ発生回路内にノーマル時
とプログラム時とで反転するような反転回路を設けてお
く。
であるが、たとえば表示データ発生回路内にノーマル時
とプログラム時とで反転するような反転回路を設けてお
く。
そしてノーマルとプログラム動作の選択を行う視聴者か
らの操作信号により制御しても良く、また時計回路等か
らの時間設定による駆動信号により自動的に制御しても
良い。
らの操作信号により制御しても良く、また時計回路等か
らの時間設定による駆動信号により自動的に制御しても
良い。
上記のような判別信号の加えられる前記トランジスタQ
3のエミッタは接地され、コレクタは抵抗R8を介して
電源に接続されるとともにトランジスタQ4のエミッタ
は、抵抗R0抵抗R1oを介して接地され、両抵抗R9
,R1oの接続点にはこの信号を増幅するトランジスタ
Q5のベースが接続すれる。
3のエミッタは接地され、コレクタは抵抗R8を介して
電源に接続されるとともにトランジスタQ4のエミッタ
は、抵抗R0抵抗R1oを介して接地され、両抵抗R9
,R1oの接続点にはこの信号を増幅するトランジスタ
Q5のベースが接続すれる。
このトランジスタQ5のエミッタは接地されコレクタは
トランジスタQ6のベースに接続されるとともに抵抗R
11を介して電源に接続される。
トランジスタQ6のベースに接続されるとともに抵抗R
11を介して電源に接続される。
前記トランジスタQ、のエミッタは抵抗R15を介して
トランジスタQ7のコレクタに接続され電流供給源とな
る。
トランジスタQ7のコレクタに接続され電流供給源とな
る。
このトランジスタQ、のエミッタは接地されベースは抵
抗R14を介して接地されるとともに抵抗R15を介し
て垂直同期偏向回路16の垂直パルス出力端に接続され
る。
抗R14を介して接地されるとともに抵抗R15を介し
て垂直同期偏向回路16の垂直パルス出力端に接続され
る。
また前記トランジスタQ7のコレクタは抵抗R05を介
してこの出力を増幅するトランジスタQ9のベースに接
続される。
してこの出力を増幅するトランジスタQ9のベースに接
続される。
このトランジスタQ、のベースは、前記抵抗R16とと
もに時定数回路を構成するコンデンサC4を介して接地
される。
もに時定数回路を構成するコンデンサC4を介して接地
される。
さらに前記トランジスタQ9のコレクタは、この素子に
電流を供給するトランジスタQ、のコレクタに抵抗R1
7を介して接続されるとともに、先の表示データ発生回
路18の垂直パルス入出力端183に接続される。
電流を供給するトランジスタQ、のコレクタに抵抗R1
7を介して接続されるとともに、先の表示データ発生回
路18の垂直パルス入出力端183に接続される。
そしてこのトランジスタQ9のエミッタは接地される。
而して先のトランジスタQ3のエミッタは電源に接続さ
れ、そのコレクタは抵抗R18,R19の直列回路を介
して接地され、この両抵抗Rta t RIQの接続点
にはトランジスタQ16のベースが接続される。
れ、そのコレクタは抵抗R18,R19の直列回路を介
して接地され、この両抵抗Rta t RIQの接続点
にはトランジスタQ16のベースが接続される。
このトランジスタQ1のエミッタは接地されコレクタは
抵抗R20を介して電源に接続されるとともにトランジ
スタQllのベースに接続される。
抵抗R20を介して電源に接続されるとともにトランジ
スタQllのベースに接続される。
このトランジスタのエミッタは接地されコレクタは、先
の垂直同期偏向回路16の垂直同期パルス入力端に接続
される。
の垂直同期偏向回路16の垂直同期パルス入力端に接続
される。
次に上記本発明回路の動作を説明する。
まずノーマル時の動作は、表示データ発生回路18のた
とえば文字表示内容出力が受像機に加わるのみで、その
他は受像機には影響を与えない。
とえば文字表示内容出力が受像機に加わるのみで、その
他は受像機には影響を与えない。
すなわち、表示データ発生回路18からはノーマル判別
信号(バイレベル)が導出される。
信号(バイレベル)が導出される。
このときトランジスタQ3はオン、したがってトランジ
スタQ4. Q5はオフ、トランジスタQ6はオン、ト
ランジスタQa = Qoもオン、トランジスタQIO
はオン、トランジスタQllはオフである。
スタQ4. Q5はオフ、トランジスタQ6はオン、ト
ランジスタQa = Qoもオン、トランジスタQIO
はオン、トランジスタQllはオフである。
そして、トランジスタQ4オフのためトランジスタQ2
はオフでトランジスタQ1はオンである。
はオフでトランジスタQ1はオンである。
したがってトランジスタQ1は正常な同期分離動作を行
い、分離された同期パルスは、抵抗R4,R5、コンデ
ンサC6゜C2からなる積分回路を介して垂直同期パル
スとして垂直同期偏向回路16に加えられる。
い、分離された同期パルスは、抵抗R4,R5、コンデ
ンサC6゜C2からなる積分回路を介して垂直同期パル
スとして垂直同期偏向回路16に加えられる。
この時、前記垂直同期偏向回路16から得られるパルス
はトランジスタQ7で増幅され、抵抗R16,R16、
コンデンサC4からなる積分回路を介してNPNトラン
ジスタQ9で増幅され整形されて、表示データ発生回路
18の垂直パルス人出端183に加えられる。
はトランジスタQ7で増幅され、抵抗R16,R16、
コンデンサC4からなる積分回路を介してNPNトラン
ジスタQ9で増幅され整形されて、表示データ発生回路
18の垂直パルス人出端183に加えられる。
この入力端183に垂直パルスが導入されるとこの表示
データ発生回路18では、この垂直パルスを基準として
水平パルスをカウントして用い被読出回路部の記憶内容
(データ)を読出すように動作する。
データ発生回路18では、この垂直パルスを基準として
水平パルスをカウントして用い被読出回路部の記憶内容
(データ)を読出すように動作する。
このとき垂直パルスの立下りが水平パルス入力端184
に加えられる水平パルスと特定の位相で重なると、l水
平走査に相当する表示位置(つまり画面の表示位置に対
する記憶内容の位置)のジッタが生じやすい。
に加えられる水平パルスと特定の位相で重なると、l水
平走査に相当する表示位置(つまり画面の表示位置に対
する記憶内容の位置)のジッタが生じやすい。
従って垂直パルスの立下りの位相と水平パルスの位相を
最も良い位相関係になるように抵抗R15? R16コ
ンデンサC4の値を調整する。
最も良い位相関係になるように抵抗R15? R16コ
ンデンサC4の値を調整する。
この構成例では、(Ft15 + Rla )・C4な
る時定数(但しR15t R16* C4は同信号で示
される素子の値)が大きくなる程、垂直パルスの立下り
はもとの垂直パルスに比し遅れるので先のように最の良
い位相関係に調整すると記憶内容の表示上の相対位置ず
れが無くなる。
る時定数(但しR15t R16* C4は同信号で示
される素子の値)が大きくなる程、垂直パルスの立下り
はもとの垂直パルスに比し遅れるので先のように最の良
い位相関係に調整すると記憶内容の表示上の相対位置ず
れが無くなる。
さらにこの構成によると、表示データ発生回路18に垂
直パルスを導入せしめるトランジスタQ9にNPN ト
ランジスタを用いているので、ICの人力容量その他容
量による波形のなまりを低減できICに加わるパルスの
立下りがシャープになり、水平パルスとの最悪の位相関
係になる率が減少する。
直パルスを導入せしめるトランジスタQ9にNPN ト
ランジスタを用いているので、ICの人力容量その他容
量による波形のなまりを低減できICに加わるパルスの
立下りがシャープになり、水平パルスとの最悪の位相関
係になる率が減少する。
上記の場合は、放送局からの映1象信号に対する表示デ
ータ発生回路18内の記憶内容の相対位置を極めて安定
化しておくのに有効であり、映像信号に重畳させて表示
ブタ発生回路18内の記憶内容(時刻とかチャンネルの
文字)を表示する場合に好都合である。
ータ発生回路18内の記憶内容の相対位置を極めて安定
化しておくのに有効であり、映像信号に重畳させて表示
ブタ発生回路18内の記憶内容(時刻とかチャンネルの
文字)を表示する場合に好都合である。
また実施例では具体的に示していないが、映像信号の特
定の区間、たとえば画面の隅に相当する区間をレベル変
換回路で特定の黒あるいは白レベルに変換し、この部分
に上記した表示データ発生回路18内の記憶内容を挿入
する場合、先に述べたように放送局からの映像信号の表
示位置と記憶内容の表示位置関係が安定であるから画像
の安定した表示が可能となる。
定の区間、たとえば画面の隅に相当する区間をレベル変
換回路で特定の黒あるいは白レベルに変換し、この部分
に上記した表示データ発生回路18内の記憶内容を挿入
する場合、先に述べたように放送局からの映像信号の表
示位置と記憶内容の表示位置関係が安定であるから画像
の安定した表示が可能となる。
まで、この状態において、記憶回路の記憶内容を切換え
表示する場合、たとえばチャンネルの文字を表示してい
る状態から時計回路による時刻表示を行った場合も、そ
の内容を表示する設定位置が乱れることなく安定して表
示できる。
表示する場合、たとえばチャンネルの文字を表示してい
る状態から時計回路による時刻表示を行った場合も、そ
の内容を表示する設定位置が乱れることなく安定して表
示できる。
次にプログラム時、つまり表示データ発生回路18の記
憶内容のみを映す場合は、この表示デニタ発生回路18
からはプログラム判別信号(ロウレベル)が導出される
。
憶内容のみを映す場合は、この表示デニタ発生回路18
からはプログラム判別信号(ロウレベル)が導出される
。
この場合、放送局からのビデオ信号はたとえば増幅回路
13の前段でカットされる。
13の前段でカットされる。
したがって垂直同期偏向回路16には基準となる同期パ
ルスが得られないので、このままではこの垂直同期回路
は自由発振となる。
ルスが得られないので、このままではこの垂直同期回路
は自由発振となる。
すなわち、前記プログラム判別信号によりトランジスタ
Q3はオフ、トランジスタQ4 、Q2はオン、またト
ランジスタQ、はオン、トランジスタQe 、Qa −
Q9はオフとなる。
Q3はオフ、トランジスタQ4 、Q2はオン、またト
ランジスタQ、はオン、トランジスタQe 、Qa −
Q9はオフとなる。
上記の結果、トランジスタQ1のコレクタ・エミ゛ツク
間は略同電位となりこのトランジスタQ1は同期分離作
用を行なわず、トランジスタQ1のコレクタには直流電
圧のみが現われる。
間は略同電位となりこのトランジスタQ1は同期分離作
用を行なわず、トランジスタQ1のコレクタには直流電
圧のみが現われる。
よって先に述べたように垂直同期回路は自由発振となり
、受像時の約60Hzに対して約53Hz程度になる。
、受像時の約60Hzに対して約53Hz程度になる。
したがって本発明では先の表示データ発生回路18で、
水平パルスを分周して垂直同期パルスをつくり垂直同期
回路の発振を正常に保持する。
水平パルスを分周して垂直同期パルスをつくり垂直同期
回路の発振を正常に保持する。
なおこの場合は水平同期回路は自由発振となる。
すなわち、水平同期前向回路17の出力は偏向ヨーク1
5に加えられるとともに表示データ発生回路18の水平
パルス入力端184に加えられる。
5に加えられるとともに表示データ発生回路18の水平
パルス入力端184に加えられる。
この表示データ発生回路18でこの水平パルスを分周し
垂直パルスを作り垂直パルス入出力端183に導出する
。
垂直パルスを作り垂直パルス入出力端183に導出する
。
したがってこの入出力端の垂直パルスは抵抗R171R
18を経てトランジスタQIOをドライブし、トランジ
スタQ11が垂直パルスの間オフとなる。
18を経てトランジスタQIOをドライブし、トランジ
スタQ11が垂直パルスの間オフとなる。
一方、トランジスタQ2、抵抗R4,R5を介して電源
からの電流が流れ込み前記トランジスタQ11のオン、
オフに従って、抵抗R5とコンデンサC8の接続点に垂
直同期パルスが生じ、このパルスで垂直同期がとれる。
からの電流が流れ込み前記トランジスタQ11のオン、
オフに従って、抵抗R5とコンデンサC8の接続点に垂
直同期パルスが生じ、このパルスで垂直同期がとれる。
上記プログラム時の動作によれば、水平パルスを分周し
て垂直パルスを作り同期分離回路はオフされる。
て垂直パルスを作り同期分離回路はオフされる。
このため、表示データ発生回路18内の記憶内容を切換
えた場合、たとえば、時刻表示状態からチャンネル表示
状態にした場合にも記憶回路の記憶番地に忠実に表示位
置が決まり同期による表示の乱れがなくなる。
えた場合、たとえば、時刻表示状態からチャンネル表示
状態にした場合にも記憶回路の記憶番地に忠実に表示位
置が決まり同期による表示の乱れがなくなる。
また、記憶回路に新たな内容をインプットする場合も同
様で垂直水平同期が安定している。
様で垂直水平同期が安定している。
記憶回路がICの場合、入力(記憶情報)を与えたりす
るとその容量が変化しやすいことが知られている。
るとその容量が変化しやすいことが知られている。
したがって放送局からの映像信号の同期パルスを利用し
ておりたとえばチャンネルを切換えて記憶内容のインプ
ットとか読出し番地の切換えを行うようにすると、記憶
内容の表示位置がずれることがあるが、本発明のものに
よれば、同期分離回路をオフにし、水平パルスを基準と
して分周して垂直パルスを得ているので常に水平、垂直
共安定した表示を得ることができる。
ておりたとえばチャンネルを切換えて記憶内容のインプ
ットとか読出し番地の切換えを行うようにすると、記憶
内容の表示位置がずれることがあるが、本発明のものに
よれば、同期分離回路をオフにし、水平パルスを基準と
して分周して垂直パルスを得ているので常に水平、垂直
共安定した表示を得ることができる。
なお、表示データ発生回路について補足説明すると、垂
直パルス入出力端183、水平パルス入力端184には
相互関連ずけられた回路を設0ておき垂直パルス入出力
端183に水平パルスが加わった場合はたとえばオンす
るパルス検出回路を設けこの回路は同時に水平パルス入
力端184に設けられたカウンタをリセットするように
設定(ノーマル時)シ、このカウンタのカウント動作中
に前記垂直パルス入出力端184に接続されたパルス検
出回路がオフし、該カウンタの所定数カウント後の出力
でまた前記パルス検出回路がオンするように(プログラ
ム時)関連ずけられる。
直パルス入出力端183、水平パルス入力端184には
相互関連ずけられた回路を設0ておき垂直パルス入出力
端183に水平パルスが加わった場合はたとえばオンす
るパルス検出回路を設けこの回路は同時に水平パルス入
力端184に設けられたカウンタをリセットするように
設定(ノーマル時)シ、このカウンタのカウント動作中
に前記垂直パルス入出力端184に接続されたパルス検
出回路がオフし、該カウンタの所定数カウント後の出力
でまた前記パルス検出回路がオンするように(プログラ
ム時)関連ずけられる。
以上述べた本発明の同期回路によれば、種々の多様性を
含むもので、記憶用の固定局ICに付随する付属装置を
設けることによって、受像機のプログラム動作を可能と
することができる。
含むもので、記憶用の固定局ICに付随する付属装置を
設けることによって、受像機のプログラム動作を可能と
することができる。
たとえば、表示データ発生回路内あるいは外部に時計回
路を設け、受像機のオン・オフをタイマーにより設定す
ると共に、時計回路の時刻表示用データを固定局から読
出し、番組の始めに一定時間その時刻を表示したりする
こともできる。
路を設け、受像機のオン・オフをタイマーにより設定す
ると共に、時計回路の時刻表示用データを固定局から読
出し、番組の始めに一定時間その時刻を表示したりする
こともできる。
また番組の途中に表示データ発生回路からの時刻表示用
データを読出し表示するようにタイマーを設定すること
もできる。
データを読出し表示するようにタイマーを設定すること
もできる。
このように動作する受像機において、本発明はその垂直
、水平画面走査における同期を安定化させるようになさ
れたもので、■ノーマル時における表示データ発生回路
内の表示すべきデータの同期位置が映像信号の同期パル
スによって正確に決められる。
、水平画面走査における同期を安定化させるようになさ
れたもので、■ノーマル時における表示データ発生回路
内の表示すべきデータの同期位置が映像信号の同期パル
スによって正確に決められる。
つまり、同期分離回路からの垂直パルスは、調整可能な
積分回路と、立下りの鋭いNPNトランジスタを介して
固定局ICの垂直パルス人出力端に加えられるため、水
平パルスとの位相関係を最適とすることができ、表示デ
ータ発生回路内のデータの読出しタイミングが、映像信
号に対して正確に決まる利点を有する。
積分回路と、立下りの鋭いNPNトランジスタを介して
固定局ICの垂直パルス人出力端に加えられるため、水
平パルスとの位相関係を最適とすることができ、表示デ
ータ発生回路内のデータの読出しタイミングが、映像信
号に対して正確に決まる利点を有する。
■次にプログラム時において、表示データ発生回路内の
表示すべきデータを読出す場合、その水平、垂直同期は
、水平パルスを分周して垂直パルスとして用い、同期分
離回路は、オフにする。
表示すべきデータを読出す場合、その水平、垂直同期は
、水平パルスを分周して垂直パルスとして用い、同期分
離回路は、オフにする。
このため、表示データ発生回路内の複数種のデータを各
々別々に読出すように切換えた場合、画面上の表示用設
定位置がずれることがなく安定している。
々別々に読出すように切換えた場合、画面上の表示用設
定位置がずれることがなく安定している。
なお複数種のデータ(時刻とかチャンネル)を別々に読
出す手段としては、受像機のチャンネル切換装置に連動
したスイッチとか手動用の押ボタンに連動したスイッチ
等を用い、固定局ICの読出回路部に所要のデータが人
力するようになされる。
出す手段としては、受像機のチャンネル切換装置に連動
したスイッチとか手動用の押ボタンに連動したスイッチ
等を用い、固定局ICの読出回路部に所要のデータが人
力するようになされる。
以上述べたように本発明は、表示データ発生回路と外部
局の信号の同期関係を安定化するとともに固定局からの
信号による表示状態切換時の表示位置安定化を得る同期
回路を提供することができる。
局の信号の同期関係を安定化するとともに固定局からの
信号による表示状態切換時の表示位置安定化を得る同期
回路を提供することができる。
図は、本発明同期回路の一実施例を示す回路図である。
12・・・・・・映像信号検波回路、13・・・・・・
映像信号増幅回路、14・・・・・・陰極線管、15・
・・・・・面内ヨーク、16・・・・・・垂直同期端内
回路、17・・・・・・水平同期端内回路、18・・・
・・・表示データ発生回路、Q1〜Qll・・・・・・
トランジスタ。
映像信号増幅回路、14・・・・・・陰極線管、15・
・・・・・面内ヨーク、16・・・・・・垂直同期端内
回路、17・・・・・・水平同期端内回路、18・・・
・・・表示データ発生回路、Q1〜Qll・・・・・・
トランジスタ。
Claims (1)
- 【特許請求の範囲】 1 映像信号から切換信号に応じて、外部同期信号とし
ての垂直同期信号、水平同期信号を分離抽出する同期分
離手段と、 前記同期分離手段からの外部同期信号である前記水平同
期信号が印加された場合にはこれに同期して発振し、前
記水平同期信号が無い場合には自由発振する水平同期発
振回路と、 同期信号入力端に印加される同期信号に同期して発振す
る垂直同期発振回路と、 前記外部同期信号を用いて前記各発振回路を発振させる
外部同期状態と、前記外部同期信号を用いないで前記水
平同期発振回路の自由発振出力を用いた内部同期状態を
切換える前記切換信号を発生し、前記外部同期信号によ
ってその表示制御動作を行う場合には、外部同期信号の
垂直同期信号を動作基準信号として用い、内部同期によ
って表示制御動作を行う場合には、前記自由発振状態の
水平同期発振器の発振出力を動作基準信号として用いる
とともに、前記垂直同期発振回路に対する内部同期信号
を発生する同期制御手段と、前記外部同期状態では前記
切換信号に応呼して前記同期制御手段に前記外部垂直同
期信号を供給する伝達路を有し、前記内部同期状態では
前記切換信号に応じて、自由発振状態にある前記水平同
期発振出力を用いて前記同期制御手段内で得た内部同期
信号を前記垂直同期発振回路の同期信号入力端に供給す
る伝達路を有した同期信号選択回路とを具備したことを
特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10523375A JPS5857016B2 (ja) | 1975-08-30 | 1975-08-30 | ドウキカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10523375A JPS5857016B2 (ja) | 1975-08-30 | 1975-08-30 | ドウキカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5229115A JPS5229115A (en) | 1977-03-04 |
| JPS5857016B2 true JPS5857016B2 (ja) | 1983-12-17 |
Family
ID=14401926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10523375A Expired JPS5857016B2 (ja) | 1975-08-30 | 1975-08-30 | ドウキカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857016B2 (ja) |
-
1975
- 1975-08-30 JP JP10523375A patent/JPS5857016B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5229115A (en) | 1977-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54105920A (en) | Picture display device | |
| US4677484A (en) | Stabilizing arrangement for on-screen display | |
| KR830008597A (ko) | 텔레비전 수상기 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JPS5853545B2 (ja) | ドウキカイロ | |
| JPS5857016B2 (ja) | ドウキカイロ | |
| US4365270A (en) | Dual standard vertical deflection system | |
| US3990107A (en) | Circuit for automatically controlling horizontal scanning frequency | |
| US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
| EP0024860B1 (en) | Dual standard television vertical deflection system | |
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| JPS60235592A (ja) | テレビジヨン受像機 | |
| JPS5814791B2 (ja) | 抜き取りパルス発生装置 | |
| JPH0447516B2 (ja) | ||
| JPS6052622B2 (ja) | テレビジョン受像機 | |
| JPH05145865A (ja) | 子画面回路 | |
| JPS6340517B2 (ja) | ||
| JPS6342615Y2 (ja) | ||
| JPS6133310B2 (ja) | ||
| GB1558492A (en) | Television receiver circuits | |
| KR900002697B1 (ko) | 온스크린 표시 안정화 회로 | |
| JPH06189196A (ja) | オンスクリーン表示装置 | |
| JPS628620Y2 (ja) | ||
| KR100224579B1 (ko) | 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법 | |
| JPH0562871B2 (ja) |