JPS5857072B2 - switching regulator - Google Patents
switching regulatorInfo
- Publication number
- JPS5857072B2 JPS5857072B2 JP53020480A JP2048078A JPS5857072B2 JP S5857072 B2 JPS5857072 B2 JP S5857072B2 JP 53020480 A JP53020480 A JP 53020480A JP 2048078 A JP2048078 A JP 2048078A JP S5857072 B2 JPS5857072 B2 JP S5857072B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調により安定した出力電圧が得られ
、かつ過電流保護機能を有するスイッチングレギュレー
タに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching regulator that can obtain a stable output voltage through pulse width modulation and has an overcurrent protection function.
従来のスイッチングレギュレータの一例を第1図に示し
、以下これについて説明する。An example of a conventional switching regulator is shown in FIG. 1, and will be described below.
図中、1はトランジスタ飽和型ブロッキング発振回路で
、トランスTの1次巻線L1および帰還巻線L3、発振
トランジスタQI、ベース抵抗R1、ベースコンデンサ
C1、起動抵抗R2からなる。In the figure, reference numeral 1 denotes a transistor saturation blocking oscillator circuit, which includes a primary winding L1 and a feedback winding L3 of a transformer T, an oscillating transistor QI, a base resistor R1, a base capacitor C1, and a starting resistor R2.
2は出力整流回路で、トランスTの2次巻線L2、ダイ
オードD1、平滑コンデンサC2からなる。Reference numeral 2 denotes an output rectifier circuit, which includes a secondary winding L2 of a transformer T, a diode D1, and a smoothing capacitor C2.
3は電圧比較回路で、基準電圧素子E1、電圧比較器A
1からなる。3 is a voltage comparison circuit, which includes a reference voltage element E1 and a voltage comparator A.
Consists of 1.
6Aは制御回路で、トランジスタQ2を有し、また6B
は過電流保護回路で、負荷RLに直列に接続された過電
流検出用抵抗R3、基準電圧素子E2、電圧比較器A3
からなる。6A is a control circuit, which has a transistor Q2, and 6B
is an overcurrent protection circuit, which includes an overcurrent detection resistor R3 connected in series to the load RL, a reference voltage element E2, and a voltage comparator A3.
Consisting of
以上の構成において、出力電圧■。In the above configuration, the output voltage ■.
の安定化は通常リンギングチョーク方式と呼ばれる手段
でなされている。Stabilization is usually achieved by a means called a ringing choke method.
すなわち、トランジスタQ、が導通す■
ると、トランスTの1次巻線L1に励磁電流ユt1
(但し、■1:入力電源電圧、t:時間、L1ニドラン
スTの1次巻線のインダクタンス)が流れてトランスT
に励磁エネルギが蓄えられる。That is, when the transistor Q becomes conductive, an exciting current t1 flows through the primary winding L1 of the transformer T (where, 1: input power supply voltage, t: time, and inductance of the primary winding of the L1 transformer T). is flowing and trance T
Excitation energy is stored in.
このとき出力整流回路2のダイオードD1が逆バイアス
されるような位相となるように、トランスTの1次巻線
L1および2次巻線L2は接続されている。At this time, the primary winding L1 and the secondary winding L2 of the transformer T are connected so that the phase is such that the diode D1 of the output rectifier circuit 2 is reverse biased.
次にトランジスタQ1が遮断されると、前記励磁エネル
ギは出力整流回路2に下記(1)式で示される出力電圧
■。Next, when the transistor Q1 is cut off, the excitation energy is applied to the output rectifier circuit 2 to produce an output voltage .
とじて取り出される。但し、RLは負荷抵抗、tONは
トランジスタQ。It is closed and taken out. However, RL is the load resistance, and tON is the transistor Q.
の導通時間、tOFFはトランジスタQ□の遮断時間で
あり、また整流ダイオードD1の順方向電圧降下はない
ものとしている。The conduction time tOFF is the cutoff time of the transistor Q□, and it is assumed that there is no forward voltage drop of the rectifier diode D1.
したがって上記(1)式の導通時間tONを制御すれば
、出力電圧■。Therefore, if the conduction time tON in the above equation (1) is controlled, the output voltage becomes ■.
を安定化できる。次にトランジスタ飽和型ブロッキング
発振回路1における各部の動作電圧、電流波形、すなわ
ち発振トランジスタQ1のベース電流ib1コレクク電
流のピーク値icpおよびコレクタ電流■。can be stabilized. Next, the operating voltage and current waveform of each part in the transistor saturation type blocking oscillator circuit 1, that is, the peak value icp of the base current ib1 and the collector current of the oscillation transistor Q1 and the collector current .
の関係を第2図に示す。The relationship is shown in Figure 2.
トランジスタQ1のコレクタ電流ピーク値icpは1c
p=hfe−ib(hfe 二電流増幅率)であり、ト
ランジスタQ1の導通時すなわち上記(2)式よりトラ
ンジスタQ1の導通時間tONを制御するには、ベース
電流ibを匍脚すればよいことは明らかである。The collector current peak value icp of transistor Q1 is 1c
p=hfe-ib (hfe two-current amplification factor), and in order to control the conduction time tON of the transistor Q1 when the transistor Q1 is conductive, that is, from the above equation (2), it is only necessary to add the base current ib. it is obvious.
したがって電圧比較回路3からの制御信号がトランジス
タQ2を駆動し、トランジスタQ1に供給されるベース
電流lbを制御量に応じて分流することにより、トラン
ジスタQ1の導通時間tONを制御している。Therefore, the control signal from the voltage comparison circuit 3 drives the transistor Q2, and the conduction time tON of the transistor Q1 is controlled by dividing the base current lb supplied to the transistor Q1 according to the control amount.
さらにトランジスタ飽和型ブロッキング発振方式はトラ
ンジスタQ0のベース電流ibを制御することにより、
そのコレクタ電流i。Furthermore, the transistor saturation blocking oscillation method controls the base current ib of the transistor Q0,
Its collector current i.
の飽和点を自由に変えることができ、これによりパルス
幅制御が容易であるという利点を有するが、トランジス
タQ1のコレクタ電流l。The collector current l of the transistor Q1 has the advantage that the saturation point of the transistor Q1 can be freely changed, thereby making it easy to control the pulse width.
が飽和するのに必要最少限0P
のベース電流1b−□だけしか与えられず、hfe
第2図のごとくコレクタ飽和電圧Vc B(S )が大
きくなるのは避けられない。Only the minimum base current 1b-□ of 0P necessary for saturation of hfe is given, and it is inevitable that the collector saturation voltage VcB(S) becomes large as shown in FIG.
またトランジスタQ1を遮断するための反転トリガは、
コレクタ電流1゜の変化分す上に比例するため、一般に
トランジスタt
のvo IC特性におけるコレクタ電流飽和点のなだ
らかなスイッチングトランジスタを用いた場合、反転ト
リガM=幻旦は小さく、しかも反転速度はt
遅くなるからスイッチング損失は増大し、またコレクタ
飽和電圧も増大し、この結果スイッチングレギュレータ
の電力変換効率は低下し、かつ動作信頼性も悪化する。In addition, the inversion trigger for cutting off transistor Q1 is
Since it is proportional to the change in collector current of 1°, generally when a switching transistor with a smooth collector current saturation point in the vo IC characteristics of the transistor t is used, the reversal trigger M = phantom is small and the reversal speed is t. As the switching speed becomes slower, switching loss increases and the collector saturation voltage also increases. As a result, the power conversion efficiency of the switching regulator decreases, and the operational reliability also deteriorates.
特にインダクタンス分を負荷に有するトランジスタQ1
が導通から遮断へ移る瞬間は、最大のコレクタ電流が流
れているため、トランジスタ飽和型ブロッキング発振回
路1は本質的にスイッチング損失が大きくなるという欠
点を有している。In particular, the transistor Q1 has an inductance component as a load.
Since the maximum collector current is flowing at the moment when the current transitions from conduction to cutoff, the transistor saturation blocking oscillator circuit 1 essentially has the disadvantage that switching loss increases.
さらに前記トランジスタQ1の電流増幅率hfeはバラ
ツキが大きいのが常であり、電流増幅率hfeは(2)
式で示すととく導通時間tONを決定する要因となって
いるので、前記電流増幅率hfeのバラツキに応じてト
ランジスタQ1に最適なベース電流lbが供給されるよ
うにベース電流供給回路の回路定数を調整しなければな
らず、大変面倒であるという欠点もある。Furthermore, the current amplification factor hfe of the transistor Q1 usually has large variations, and the current amplification factor hfe is (2).
As shown in the equation, since this is a factor that determines the conduction time tON, the circuit constant of the base current supply circuit is adjusted so that the optimum base current lb is supplied to the transistor Q1 according to the variation in the current amplification factor hfe. It also has the disadvantage that it requires adjustment, which is very troublesome.
さらにまた過電流保護回路6Bは、負荷RLに直列に過
電流検出用抵抗R3を接続し、負荷RLに流れる電流を
過電流検出用抵抗R3で検出し、その検出電圧と、基準
電圧素子E2の基準電圧を電圧比較器A3で比較し、制
御トランジスタQ2を駆動すると、出力電流■。Furthermore, the overcurrent protection circuit 6B connects an overcurrent detection resistor R3 in series with the load RL, detects the current flowing through the load RL with the overcurrent detection resistor R3, and uses the detected voltage and the reference voltage element E2. When the reference voltage is compared with the voltage comparator A3 and the control transistor Q2 is driven, the output current becomes ■.
−下記(3)式のごとくなる。- It becomes as shown in the following equation (3).
すなわち前記(1)式と同様に、トランジスタQ。That is, as in the above equation (1), the transistor Q.
の導通時間t□Nを制御すれば、出力電流■。If the conduction time t□N of is controlled, the output current ■.
は2 定電流値■。is 2 Constant current value ■.
−一となり過電流から保護される。3
しかしながら過電流保護回路6は、スイッチングレギュ
レータに独立して付加されているため、スイッチングレ
ギュレータ全体の回路構成が複雑となる。-1 and is protected from overcurrent. 3. However, since the overcurrent protection circuit 6 is added independently to the switching regulator, the circuit configuration of the entire switching regulator becomes complicated.
また一般にスイッチングレギュレータは入力電圧■1が
高く、出力電圧■。Additionally, switching regulators generally have a high input voltage (■1) and an output voltage (■).
が低い場合に使用されるものが多く、シたがって入力電
流Iiよりも出力電流■。It is often used when the input current Ii is low, so the output current ■ is lower than the input current Ii.
が大きくなり、出力電流1゜を検出して過電流保護する
方式では、過電流検出用抵抗R3における電力損失P−
IoxE2が大きく、スイッチングレギュレータの電力
変換効率を低下させるという欠点があった。becomes large, and in a method that detects an output current of 1° and provides overcurrent protection, the power loss P- in the overcurrent detection resistor R3 increases.
There was a drawback that IoxE2 was large and the power conversion efficiency of the switching regulator was reduced.
本発明は上述の数々の欠点を除き、電力変換効率が優れ
、かつ特別な過電流保護回路用の部品を組み込むことな
く、過電流保護ができ、しかもソフトスタート機能を併
せ持ったスイッチングレギュレータを提供することを目
的としている。The present invention eliminates the above-mentioned drawbacks and provides a switching regulator that has excellent power conversion efficiency, can provide overcurrent protection without incorporating special overcurrent protection circuit components, and also has a soft start function. The purpose is to
すなわち本発明は、トランスの1次巻線、発振トランジ
スタのコレクタ・エミッタ間、該1次巻線の電流に比例
した電流を検出する電流検出回路との第1の直列回路を
直流入力電源に接続し、さらにコンデンサと抵抗の並列
回路と前記トランスの帰還巻線との第2の直列回路を発
振トランジスタのベース・エミッタ間に接続してあり、
電流検出回路および直流入力電源を除く第1の直列回路
部分と第2の直列回路とで構成される弛張発振回路と、
前記トランスの2次巻線の交流出力を整流する整流回路
と、該整流回路から得られる直流出力電圧と基準電圧を
比較しその偏差値に相応した出力を得る第1の電圧比較
回路と、該第1の電圧比較回路によって駆動されかつ前
記整流回路の直流出力電圧に比例する電圧によって出力
電圧の上限が制御される誤差増幅回路と、前記電流検出
回路と誤差増幅回路の各出力を比較する第2の電圧比較
回路を含み電流検出回路の出力が誤差増幅回路の出力を
越えたときのみ前記弛張発振回路の断続状態のうち続状
態を断状態に転じるトリガ信号を弛張発振回路の発振ト
ランジスタのベースに印加する制御回路とからなること
を特徴とするスイッチングレギュレークである。That is, the present invention connects a first series circuit between the primary winding of the transformer, the collector-emitter of the oscillation transistor, and a current detection circuit that detects a current proportional to the current of the primary winding to a DC input power source. Further, a second series circuit including a parallel circuit of a capacitor and a resistor and a feedback winding of the transformer is connected between the base and emitter of the oscillation transistor,
a relaxation oscillation circuit comprising a first series circuit portion excluding a current detection circuit and a DC input power supply and a second series circuit;
a rectifier circuit that rectifies the AC output of the secondary winding of the transformer; a first voltage comparison circuit that compares the DC output voltage obtained from the rectifier circuit with a reference voltage and obtains an output corresponding to the deviation value; an error amplifier circuit that is driven by a first voltage comparison circuit and whose upper limit of the output voltage is controlled by a voltage proportional to the DC output voltage of the rectifier circuit; and an error amplifier circuit that compares each output of the current detection circuit and the error amplifier circuit. A trigger signal is sent to the base of the oscillation transistor of the relaxation oscillation circuit to change the relaxation oscillation circuit from an on-off state to an off state only when the output of the current detection circuit including the voltage comparison circuit 2 exceeds the output of the error amplifier circuit. A switching regulator is characterized in that it consists of a control circuit that applies voltage to the voltage.
本発明の一実施例を第3図に示し、以下これについて詳
細に説明する。An embodiment of the present invention is shown in FIG. 3 and will be described in detail below.
図中、11は断状態に転じるトリガ信号を外部から得る
ブロッキング発振回路で、トランスTの1次巻線L1、
および帰還巻線L3、ベース抵抗R1、ベースコンデン
サC1、起動抵抗R2、トランジスタQ1からなる。In the figure, reference numeral 11 denotes a blocking oscillation circuit which obtains a trigger signal to turn off from the outside, and the primary winding L1 of the transformer T,
It consists of a feedback winding L3, a base resistor R1, a base capacitor C1, a starting resistor R2, and a transistor Q1.
12は出力整流回路で、トランスTの2次巻線L2、ダ
イオードD1、平滑コンデンサC2からなる。Reference numeral 12 denotes an output rectifier circuit, which includes a secondary winding L2 of a transformer T, a diode D1, and a smoothing capacitor C2.
13は電圧比較回路で、基準電圧素子E1、電圧比較器
A1からなる。Reference numeral 13 denotes a voltage comparison circuit, which includes a reference voltage element E1 and a voltage comparator A1.
14は誤差増幅回路で、抵抗R4とトランジスタQ3か
らなる。14 is an error amplification circuit consisting of a resistor R4 and a transistor Q3.
15は電流検出回路で、抵抗R5あるいはカレントトラ
ンス等の電流検出素子からなる。Reference numeral 15 denotes a current detection circuit, which is composed of a current detection element such as a resistor R5 or a current transformer.
16はブロッキング発振回路11を断状態に転じるトリ
ガ信号を加える制御回路で、電圧比較器A2とトランジ
スタQ2からなる。Reference numeral 16 denotes a control circuit that applies a trigger signal to turn off the blocking oscillation circuit 11, and is composed of a voltage comparator A2 and a transistor Q2.
以上の構成において、入力電源Eiから非安定な直流電
圧Viを供給すると出力端子a、b間に安定した所望の
直流電圧■。In the above configuration, when an unstable DC voltage Vi is supplied from the input power source Ei, a stable desired DC voltage (2) is generated between the output terminals a and b.
を得ることができる。第3図に示す回路各部の電圧、電
流波形を第4図に示し、以下に回路動作を説明する。can be obtained. FIG. 4 shows the voltage and current waveforms of each part of the circuit shown in FIG. 3, and the circuit operation will be described below.
図中、イはトランジスタQ1のベース入力電流ib波形
、口(1トランジスタQ0のコレクタ電流lc波形、ハ
は電流検出回路15の出力電圧vic波形および誤差増
幅回路14の出力電圧V波形、二は制御回路16の出力
電流jpE波形である。In the figure, A is the base input current ib waveform of the transistor Q1, the collector current lc waveform of the transistor Q0, C is the output voltage vic waveform of the current detection circuit 15 and the output voltage V waveform of the error amplifier circuit 14, and 2 is the control This is the output current jpE waveform of the circuit 16.
はじめに、第3図の回路が定常動作をしている場合につ
いて説明する。First, a case will be described in which the circuit shown in FIG. 3 is in steady operation.
今、ブロッキング発振回路11のトランジスタQ1が導
通を開始すると、トランスTの1次巻線L1に電流i。Now, when the transistor Q1 of the blocking oscillation circuit 11 starts conducting, a current i flows through the primary winding L1 of the transformer T.
が流入される。このときトランスTの2次巻線L2の両
端に誘起電圧を生じるが、該誘起電圧に対し出力整流回
路12のダイオードD1の極性は逆方向であるため、ト
ランジスタQ1のコレクタ電流i。is inflowed. At this time, an induced voltage is generated across the secondary winding L2 of the transformer T, but since the polarity of the diode D1 of the output rectifier circuit 12 is opposite to the induced voltage, the collector current i of the transistor Q1.
ははとんど励磁電流Vi 1と4る。The excitation current Vi is mostly 1 and 4.
す。ゎお第4図(、示す1 時刻t。vinegar.ゎゎFigure 4 (, Show 1 Time t.
において、トランジスタQ1が導通を開始すると同時に
コレクタ電流i。At the same time as the transistor Q1 starts conducting, the collector current i.
は直線的に増加していく。increases linearly.
このときブロッキング発振回路11は、第4図のイに示
されるベース入力電流ib波形のように、トランジスタ
Q1の導通に必要最少限のベース電流i0F/hfeの
n倍の電流をベースに印加すれば、トランジスタQ1は
導通し、また、トランtcp
ジスタQ1の導通期間中、充分なベース電流、7゜によ
りコレクタ電流i。At this time, the blocking oscillator circuit 11 applies a current n times the minimum base current i0F/hfe necessary for conduction of the transistor Q1 to the base, as shown in the base input current ib waveform shown in FIG. , transistor Q1 conducts and the collector current i due to sufficient base current, 7°, during the conduction period of transistor Q1.
を飽和させず、かつコレクタ飽和電圧を充分小さくする
ことができる。The collector saturation voltage can be made sufficiently small without saturating the voltage.
また出力電圧■。Also, the output voltage ■.
と基準電圧E1の偏差値に相応した誤差増幅回路14か
らの信号によって変調された電圧比較器A2の反転入力
端子に与えられる電圧Vは、出力電EV。The voltage V applied to the inverting input terminal of the voltage comparator A2 modulated by the signal from the error amplifier circuit 14 corresponding to the deviation value of the reference voltage E1 is the output voltage EV.
が上昇すると、反転入力端子に与えられた電圧■が下降
するごとく制御されている。When the voltage increases, the voltage ■ applied to the inverting input terminal is controlled to decrease.
さらに電流検出回路15が出力するコレクタ電流i。Furthermore, the collector current i output by the current detection circuit 15.
=ΣI tに比例した電圧V s cは、l
電圧比較器A2の非反転入力端子に与えられる電圧vi
oとして印加される。= ΣI The voltage V sc proportional to t is the voltage vi applied to the non-inverting input terminal of the voltage comparator A2.
It is applied as o.
制御回路16において、電圧比較器A2の非反転入力端
子に与えられる電圧vicと反転入力端子に与えられる
電圧■は比較され、vlo>Vなる関係を有するとき、
トランジスタQ2は導通し、vio<vなる関係を有す
るとき、トランジスタQ2i−J遮断されるようになさ
れている。In the control circuit 16, the voltage vic applied to the non-inverting input terminal of the voltage comparator A2 and the voltage ■ applied to the inverting input terminal are compared, and when they have the relationship vlo>V,
Transistor Q2 is conductive, and when the relationship vio<v exists, transistors Q2i-J are cut off.
したがって、上述の如く、トランジスタQ1のコレクタ
電流l。Therefore, as mentioned above, the collector current l of transistor Q1.
は直線的に増加してゆくため、コレクタ電流l に比例
した電圧Vioも直線的に増加する。increases linearly, so the voltage Vio proportional to the collector current l also increases linearly.
第4図に示す時刻t1において、■i6とVの関係はV
io)Vとなり、この結果トランジスタQ2は導通して
、第4図の二に示すようなトランジスタQ2のコレクタ
電流iFEが流れる。At time t1 shown in FIG. 4, the relationship between ■i6 and V is V
io) V, and as a result, the transistor Q2 becomes conductive, and a collector current iFE of the transistor Q2 flows as shown in FIG. 4B.
前記コレクタ電流iFEはトランジスタQ1に流れ込む
ベース電流ibを全て打ち消す方向に働き、かつトラン
ジスタQ1に残存する蓄積キャリヤまでもすばやく消滅
させることができる。The collector current iFE acts to completely cancel out the base current ib flowing into the transistor Q1, and can quickly eliminate even the accumulated carriers remaining in the transistor Q1.
すなわち電流検出回路15の出力電圧vicが誤差増幅
回路14の出力電圧Vを越えると、トランジスタQ2が
導通してトランジスタQ1は急速に遮断する。That is, when the output voltage vic of the current detection circuit 15 exceeds the output voltage V of the error amplifier circuit 14, the transistor Q2 becomes conductive and the transistor Q1 is rapidly cut off.
本発明は第4図のイに示されるベース電流ib波形のご
と<、トランジスタQ1の導通時に必要なベース電流値
に対し充分なベース電流n1cp/hfeを供給するこ
とにより、コレクタ飽和電圧を抑えて、コレクタ損失を
減少させることができる。According to the base current ib waveform shown in FIG. , the collector loss can be reduced.
またトランジスタQ1のコレクタ電流i。Also, the collector current i of the transistor Q1.
が出力電圧の安定化に相応したピーク値に到達する時点
、すなわち第4図に示す時刻t2において、電流検出回
路15でコレクタ電流ピーク値icpを検出し、その検
出信号により制御回路16を動作させて、強制的にトラ
ンジスタQ1を遮断するようにすれば、トランジスタQ
1の遮祈時におけるコレクタ損失をさらに減少させるこ
とができ、これによりスイッチングレギュレータの電力
変換効率を高めることができる。At the time when the peak value icp reaches a peak value corresponding to the stabilization of the output voltage, that is, at time t2 shown in FIG. If the transistor Q1 is forcibly cut off, the transistor Q
It is possible to further reduce the collector loss at the time of the first interruption, thereby increasing the power conversion efficiency of the switching regulator.
さらにトランジスタQ1の遮断時におけるキャリヤ蓄積
時間を著しく短縮できるため、最大発振周波数を高める
ことができ、これによりスイッチングレギュレータのパ
ルス幅変調範囲を広くとることができる。Furthermore, since the carrier accumulation time when the transistor Q1 is turned off can be significantly shortened, the maximum oscillation frequency can be increased, and thereby the pulse width modulation range of the switching regulator can be widened.
したがって本発明は負荷範囲を軽負荷側に広げることが
でき、しかも軽負荷時の周波数限界による出力電圧■。Therefore, the present invention can expand the load range to the light load side, and furthermore, the output voltage is reduced due to the frequency limit at light loads.
の異常的な上昇を防止でき、この結果出力電圧■。As a result, the output voltage can be prevented from abnormally rising.■.
の安定度を向上させることができる。stability can be improved.
さらに本発明にかかるスイッチングレギュレータの発振
状態におけるトランジスタQ1の導通時間tONは、(
4式で表わ−される。Furthermore, the conduction time tON of the transistor Q1 in the oscillation state of the switching regulator according to the present invention is (
It is expressed by the following equation.
(但し、Ll:1次巻線のインダクタンス、R5:電流
検出用抵抗、Vi:入力電圧、v:誤差増幅回路出力)
したがって、トランジスタQ1の導通時間tONはバラ
ツキの大きいトランジスタQ1の電流増幅率hfe等と
は無関係となるため、ベース電流供給回路および負帰還
回路の設計が容易とすることもできる。(However, Ll: primary winding inductance, R5: current detection resistor, Vi: input voltage, v: error amplifier circuit output)
Therefore, the conduction time tON of the transistor Q1 is independent of the current amplification factor hfe of the transistor Q1, etc., which has large variations, so that the base current supply circuit and the negative feedback circuit can be easily designed.
前記導通時間tONは誤差増幅回路14の出力Vの関数
であり、新規なブロッキング発振回路において負荷変動
、入力変動等の要因に対しパルス幅変調された発振作用
をすることにより、トランスTに蓄積する励磁エネルギ
を制御して出力電圧■。The conduction time tON is a function of the output V of the error amplifier circuit 14, and is accumulated in the transformer T by performing pulse width modulated oscillation in response to factors such as load fluctuation and input fluctuation in the new blocking oscillation circuit. ■ Output voltage by controlling excitation energy.
を安定化することができる。さらに本発明のスイッチン
グレギュレータは特別に過電流保護回路用の部品を組み
込むことなく以下に説明するような過電流保護機能をも
有している。can be stabilized. Furthermore, the switching regulator of the present invention also has an overcurrent protection function as described below without incorporating any special parts for an overcurrent protection circuit.
前述のごとく、本発明は出力電流■。As mentioned above, the present invention has an output current of ■.
に対し出力電圧■。Against the output voltage■.
を安定化させるため、前記(4)式に基き、基準電圧E
1と出力電圧■。In order to stabilize the reference voltage E, based on equation (4) above,
1 and output voltage ■.
の偏差値に応じて得ら。れる誤差増幅回路出力Vによっ
て発振回路11の導通時間tONを制御している。Obtained according to the deviation value of. The conduction time tON of the oscillation circuit 11 is controlled by the output V of the error amplifier circuit.
しかしながら誤差増幅回路14の供給電源は出力電圧■
。However, the power supply to the error amplifier circuit 14 is the output voltage ■
.
から与えられているため、誤差増幅回路出力Vの動作範
囲は出力電圧■。Therefore, the operating range of the error amplifier circuit output V is the output voltage ■.
によって制限を受ける。すなわち誤差増幅回路出力■と
出力電圧■。limited by. In other words, the error amplifier circuit output ■ and the output voltage ■.
の関係はV≦■oであるため、出力電流■。Since the relationship is V≦■o, the output current is ■.
が増加するとともに増加する導通時間tONが下記(5
)式の関係になったとき、その増加は制限される。The conduction time tON, which increases as
), the increase is limited.
さらに本発明のスイッチングレギュレータにおいて、(
5)式を満足した後、出力電流■。Furthermore, in the switching regulator of the present invention, (
5) After satisfying the formula, the output current ■.
を増加したとき、すなわち過電流時における出力電圧■
。When increasing the output voltage, that is, during overcurrent,
.
と出力電流■。and output current■.
の関係について述べる。この場合 出力電圧■。I will explain the relationship between In this case the output voltage■.
は前記(1)式と同様であり、したがって入力電力P。is the same as equation (1) above, and therefore the input power P.
は下記(6)式、出力電力P。is the following formula (6), output power P.
は下記(7)式で表わされる。一般に電力変換効率が1
00%と仮定すると、入力電力Piと出力電力P。is expressed by the following equation (7). Generally, power conversion efficiency is 1
Assuming 00%, input power Pi and output power P.
は等しいため、(6)。(7)式よりトランジスタQ1
の導通時間tONと遮断時間tOFFの比は
となる。are equal, so (6). From formula (7), transistor Q1
The ratio of the conduction time tON and the cutoff time tOFF is as follows.
さらに(5) 、 (8)式より、過電流検出時におけ
るト■馬
ランジスタQ1の遮断時間tOFFはtOFF= −R
6
・・・・・・・・・(9)となる。Furthermore, from equations (5) and (8), the cut-off time tOFF of transistor Q1 at the time of overcurrent detection is tOFF= -R
6 ・・・・・・・・・(9)
すなわち(1)、(5)、(9)式よりtoN、toF
Fを消去すれば、過電流検出時における出力電圧■。That is, from equations (1), (5), and (9), toN, toF
If F is erased, the output voltage when overcurrent is detected is ■.
と負L r 荷抵抗R0の関係は■。and negative L r The relationship between load resistance R0 is ■.
=vi、(−−−)・・−・・(1,0)R5L1 となる。=vi, (----)...(1,0)R5L1 becomes.
また出力型EV。と出力電流■。の関係は■o−■。Also an output type EV. and output current■. The relationship is ■o−■.
RLであり、この結果出力電流■。)」となる。RL, and as a result, the output current ■. )”.
したがってuO) 、 (10式より負荷抵抗RLを消
去すれば、出力電圧■。Therefore, uO), (If the load resistance RL is eliminated from equation 10, the output voltage becomes ■.
と出力電流■。の関係は下記(■2)式のごとくなる。and output current■. The relationship is as shown in equation (■2) below.
とする双曲線関数となる。becomes a hyperbolic function.
02)式が成立するのは、前述のごとく誤差増幅回路1
4の出力Vと出力電圧■。02) Equation holds true in the error amplifier circuit 1 as described above.
4 output V and output voltage■.
の関係がV=V。の場合であり、またV〈■oの場合、
すなわち出力電流■。The relationship is V=V. In the case of , and in the case of V〈■o,
In other words, the output current■.
が過電流でないときには、前記(1)式より出力電圧■
。When there is no overcurrent, the output voltage ■
.
は基準電圧素子E1の基準電圧によって制御されて安定
化される。is controlled and stabilized by the reference voltage of the reference voltage element E1.
すなわち第5図において、出力電圧が■。≧・0、出力
電流が■。That is, in FIG. 5, the output voltage is ■. ≧・0, output current is ■.
≧Oの場合、出力電圧■。と出力電流■。If ≧O, the output voltage ■. and output current■.
の関係は前記の(1)式と(12)式を組み合せること
になり、この結果第6図に示すような過電流保護機能所
謂フの字特性を得ることができる。The relationship is a combination of the above equations (1) and (12), and as a result, the so-called foldback characteristic of the overcurrent protection function as shown in FIG. 6 can be obtained.
次に第6図に示す出力電圧■。Next is the output voltage ■ shown in Figure 6.
と出力電流■。の関係について簡単に説明する。and output current■. Let's briefly explain the relationship.
出力電流■。Output current■.
の範囲が定格値以内で、しかも誤差増幅回路14の出力
Vが、出力整流回路12から得られる直流出力電圧と電
圧比較回路13における基準電圧素子E1の基準電圧の
偏差値に比例した動作範囲内の場合、■o−■oの関係
はP −Q線となり、前記(1)式に基ずいて出力電圧
■。is within the rated value, and the output V of the error amplifier circuit 14 is within an operating range proportional to the deviation value between the DC output voltage obtained from the output rectifier circuit 12 and the reference voltage of the reference voltage element E1 in the voltage comparator circuit 13. In the case of , the relationship between ■o and ■o becomes the P-Q line, and the output voltage is based on equation (1) above.
は安定化される。is stabilized.
これに対し、出力電流■。の範囲が定格値以外、すなわ
ち過電流状態で、しかも誤差増幅回路14に与える供給
重臣、すなわち出力端a、b間に得られる直流出力電圧
■。On the other hand, the output current ■. is outside the rated value, that is, in an overcurrent state, and the DC output voltage (2) obtained between output terminals a and b is the supply source to the error amplifier circuit 14.
によって動作範囲が制限されている場合、VOIOの関
係はQ−0曲線となり、前記(12)式に基ずいて出力
電流■oは制限される。When the operating range is limited by , the VOIO relationship becomes a Q-0 curve, and the output current ①o is limited based on equation (12).
したがって、本発明のスイッチングレギュレータは第6
図に示すP−Q−0曲線のような過電流保護機能、所謂
フの字特性を得ることができる。Therefore, the switching regulator of the present invention has the sixth
It is possible to obtain an overcurrent protection function, a so-called foldback characteristic, as shown in the P-Q-0 curve shown in the figure.
さらに本発明における過電流検出の動作点は、誤差増幅
回路14の出力■により決定され、かつ起動時における
前記出力Vは零から立上るので、出力電流■。Furthermore, the operating point for overcurrent detection in the present invention is determined by the output (2) of the error amplifier circuit 14, and since the output V rises from zero at startup, the output current (2).
およびトランス駆動電流は抑制されながら起動する。and the transformer drive current starts up while being suppressed.
すなわち本発明は上述のごとく過電流保護機能を有する
ばかりでなく、ソフトスタート機能も併せ持つことにな
り、起動時に発生するトランス1駆動用トランジスタ等
の破壊から十分に保護できる。That is, the present invention not only has the overcurrent protection function as described above, but also has a soft start function, and can sufficiently protect the transformer 1 driving transistor etc. from destruction that occurs during startup.
以上に説明した実施例はブロッキング発振回路を用いた
自励式スイッチングレギュレータについて述べたが、本
発明は他励式スイッチングレギュレータに適用しても上
述と同様に作用する。Although the embodiments described above have been described with respect to a self-excited switching regulator using a blocking oscillation circuit, the present invention operates in the same manner as described above even when applied to a separately-excited switching regulator.
本発明によれば、発振方式にかかわらず、電力変換効率
が優れ、かつ特別な過電流保護回路用の部品を組み込む
ことなく、過電流保護ができ、しかもソフトスタート機
能を併せ持ったスイッチングレギュレータを提供できる
。According to the present invention, a switching regulator is provided that has excellent power conversion efficiency regardless of the oscillation method, can provide overcurrent protection without incorporating special overcurrent protection circuit components, and has a soft start function. can.
第1図:従来例を示す回路図、第2図:第1図の回路各
部の動作電圧、電流波形を示す図、第3図二本発明の一
実施例を示す回路図、第4図:第3図の回路各部の動作
電圧、電流波形を示す図、第5図二本発明の説明に供す
る図、第6図:本発明の出力電圧■。
と出力電流■。の関係を示す特性図。
11・・・・・・ブロッキング発振回路、12・・・・
・・出力整流回路、13・・・・・・電圧比較回路、1
4・・・・・・誤差増幅回路、15・・・・・電流検出
回路、16・・・・・・制御回路。Figure 1: A circuit diagram showing a conventional example; Figure 2: A diagram showing operating voltages and current waveforms of each part of the circuit in Figure 1; Figure 3; a circuit diagram showing an embodiment of the present invention; Figure 4: FIG. 3 is a diagram showing the operating voltage and current waveform of each part of the circuit, FIG. 5 is a diagram for explaining the present invention, and FIG. 6 is an output voltage of the present invention. and output current■. Characteristic diagram showing the relationship between. 11...Blocking oscillation circuit, 12...
...Output rectifier circuit, 13...Voltage comparison circuit, 1
4...Error amplification circuit, 15...Current detection circuit, 16...Control circuit.
Claims (1)
・エミッタ間、該1次巻線の電流に比例した電流を検出
する電流検出回路との第1の直列回路を直流入力電源に
接続し、さらにコンデンサと抵抗の並列回路と前記トラ
ンスの帰還巻線との第2の直列回路を発振トランジスタ
のベース・エミッタ間に接続してあり、電流検出回路お
よび直流入力電源を除く第1の直列回路部分と第2の直
列回路とで構成される弛張発振回路と、前記トランスの
2次巻線の交流出力を整流する整流回路と、該整流回路
から得られる直流出力電圧と基準電圧を比較しその偏差
値に相応した出力を得る第1の電圧比較回路と、該第1
の電圧比較回路によって駆動されかつ前記整流回路の直
流出力電圧に比ψりする電圧によって出力電圧の上限が
制限される誤差増幅回路と、前記電流検出回路と誤差増
幅回路の各出力を比較する第2の電圧比較回路を名み電
流検出回路の出力が誤差増幅回路の出力を越えたときの
み前記弛張発振回路の断続状態のうち続状態を断状態に
転じるトリガ信号を弛張発振回路の発振トランジスタの
ベースに印加する制御回路とからなることを特徴とする
スイッチングレギュレータ。1 A first series circuit between the primary winding of the transformer, the collector-emitter of the oscillation transistor, and a current detection circuit that detects a current proportional to the current of the primary winding is connected to a DC input power supply, and a capacitor is A second series circuit consisting of a parallel circuit of a resistor and a feedback winding of the transformer is connected between the base and emitter of the oscillation transistor, and the first series circuit part excluding the current detection circuit and the DC input power supply A relaxation oscillator circuit consisting of two series circuits, a rectifier circuit that rectifies the AC output of the secondary winding of the transformer, and a DC output voltage obtained from the rectifier circuit and a reference voltage are compared and the deviation value is determined. a first voltage comparator circuit that obtains a corresponding output;
an error amplifier circuit driven by the voltage comparison circuit and whose upper limit of the output voltage is limited by a voltage proportional to the DC output voltage of the rectifier circuit; and an error amplifier circuit that compares each output of the current detection circuit and the error amplifier circuit. The voltage comparator circuit of No. 2 is called a voltage comparator circuit, and only when the output of the current detection circuit exceeds the output of the error amplifier circuit, a trigger signal is sent to the oscillation transistor of the relaxation oscillation circuit to change the on-off state of the relaxation oscillation circuit to the off state. A switching regulator comprising a control circuit that applies voltage to a base.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53020480A JPS5857072B2 (en) | 1978-02-24 | 1978-02-24 | switching regulator |
| US05/928,441 US4283759A (en) | 1977-08-01 | 1978-07-27 | Switching regulator |
| US06/206,970 US4387418A (en) | 1977-08-01 | 1980-11-14 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53020480A JPS5857072B2 (en) | 1978-02-24 | 1978-02-24 | switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54113821A JPS54113821A (en) | 1979-09-05 |
| JPS5857072B2 true JPS5857072B2 (en) | 1983-12-17 |
Family
ID=12028276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53020480A Expired JPS5857072B2 (en) | 1977-08-01 | 1978-02-24 | switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857072B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133164A (en) * | 1982-02-02 | 1983-08-08 | Stanley Electric Co Ltd | Ringing choke converter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51115619A (en) * | 1975-04-03 | 1976-10-12 | Nakamichi Corp | Dc-dc convertor circuit |
-
1978
- 1978-02-24 JP JP53020480A patent/JPS5857072B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54113821A (en) | 1979-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283759A (en) | Switching regulator | |
| US4272805A (en) | Switching regulator provided with charge-discharge circuit having overcurrent protecting function and soft-start function | |
| JP3175663B2 (en) | Self-oscillation type switching power supply | |
| US4263643A (en) | Switching regulator provided with error amplifier circuit having overcurrent protecting function | |
| JP3381769B2 (en) | Self-oscillation type switching power supply | |
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JPS5932992B2 (en) | Switching control type power supply circuit | |
| JPS5857072B2 (en) | switching regulator | |
| JP3198831B2 (en) | Switching power supply | |
| JP2858407B2 (en) | PWM DC-DC converter | |
| JPH0315423B2 (en) | ||
| JPS5820549B2 (en) | switching regulator | |
| JP3129036B2 (en) | Switching power supply | |
| JPH09182425A (en) | Dc-dc converter | |
| JP3171068B2 (en) | Switching power supply | |
| JPH077943A (en) | Switching power supply apparatus | |
| JPH06276734A (en) | Overcurrent protective circuit | |
| JPS5914980B2 (en) | Switching regulator | |
| JPH06269165A (en) | Pwm dc-dc converter | |
| JPS5920269B2 (en) | Chopper type switching regulator | |
| JPH06169566A (en) | Switching power supply device | |
| JPS5930032B2 (en) | Constant voltage control method | |
| JPH0530744A (en) | Dc-dc converter | |
| JP2000184702A (en) | Power supply | |
| JPH03195362A (en) | Ringing choke converter |