JPS5914980B2 - Switching regulator - Google Patents
Switching regulatorInfo
- Publication number
- JPS5914980B2 JPS5914980B2 JP192479A JP192479A JPS5914980B2 JP S5914980 B2 JPS5914980 B2 JP S5914980B2 JP 192479 A JP192479 A JP 192479A JP 192479 A JP192479 A JP 192479A JP S5914980 B2 JPS5914980 B2 JP S5914980B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調により安定した出力電圧が得られ
、かつ過電流保護機能を有するスイッチングレギュレー
タに関し、入力電圧の変動にとも5 なう過電流保護動
作開始点のバラツキを補正するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching regulator that can obtain a stable output voltage through pulse width modulation and has an overcurrent protection function. This is to correct.
先に、特願昭53−20480号(特開昭54−113
821号)で提案されたスイッチングレギュレータを第
1図に示し、以下に過電流保護機10能について説明す
る。First, Japanese Patent Application No. 53-20480 (Japanese Unexamined Patent Publication No. 54-113)
The switching regulator proposed in No. 821) is shown in FIG. 1, and the functions of the overcurrent protection device 10 will be explained below.
図中、1はブロッキング発振回路、2は出力整流回路、
3は電圧比較器Al、トランジスタQ3、抵抗馬からな
る誤差増幅回路、4は制御回路、5は電流検出回路であ
る。In the figure, 1 is a blocking oscillation circuit, 2 is an output rectifier circuit,
3 is an error amplification circuit consisting of a voltage comparator Al, a transistor Q3, and a resistor; 4 is a control circuit; and 5 is a current detection circuit.
このように構成された15スイッチングレギュレータは
入力電源E1から非安定な直流電圧V7を供給すると出
力端子a、b間に安定な所望の直流出力電圧V。が得ら
れる。第1図に示す回路各部の電圧、電流波形を第2図
に示し、以下に回路動作を説明する。フo 図中、イは
トランジスタQ1のベース入力電流ib波形、口はトラ
ンジスタQ1のコレクタ電流ic波形、ハは電流検出回
路5の出力電圧Vic波形、二は制御回路4の出力電流
iFB波形である。The switching regulator 15 configured in this manner generates a stable desired DC output voltage V between output terminals a and b when an unstable DC voltage V7 is supplied from the input power source E1. is obtained. FIG. 2 shows the voltage and current waveforms of each part of the circuit shown in FIG. 1, and the circuit operation will be described below. In the figure, A is the base input current ib waveform of the transistor Q1, the top is the collector current IC waveform of the transistor Q1, C is the output voltage Vic waveform of the current detection circuit 5, and 2 is the output current iFB waveform of the control circuit 4. .
はじめに、第1図の回路が定常動作している場■5 合
について述べる。今、ブロッキング発振回路1のトラン
ジスタQ1が導通を開始すると、トランスT(1)l次
巻素Liに電流tcが流入される。このときトランスT
の2次巻線L2の両端に誘起電圧を生じるが、該誘起電
圧に対し出力整流回路2の、ノ0 ダイオードD1の極
性は逆方向であるため、トランジスタQ1のコレクタ電
流icはほとんど励磁電流’!−A−をとなる。すなわ
ち第2図に示す時刻を。において、トランジスタQ1が
導通を開始すると同時にコレクタ電流lcの直線的増加
してゆく。First, we will discuss the case in which the circuit shown in Figure 1 is in steady operation. Now, when the transistor Q1 of the blocking oscillation circuit 1 starts conducting, a current tc flows into the l-order winding element Li of the transformer T(1). At this time, transformer T
An induced voltage is generated across the secondary winding L2 of the transistor Q1, but since the polarity of the diode D1 of the output rectifying circuit 2 is opposite to the induced voltage, the collector current IC of the transistor Q1 is almost equal to the excitation current ' ! -A- becomes. In other words, the time shown in Figure 2. At the same time as the transistor Q1 starts conducting, the collector current lc increases linearly.
こ・ i5のとき、ブ頭ノキング発振回路1は第2図の
イに示されるベース入力電流ib波形のように、トラン
ジスタQ1の導通に必要最少限のベース電流:9一Ic
p/Hfg(但し、Bi,一丑・TON)のn倍の篭流
をベースに供給すれば、トランジスタQ,は導通する。When i5, the head knocking oscillation circuit 1 generates the minimum base current necessary for conduction of the transistor Q1: 9 - Ic, as shown in the base input current ib waveform shown in Fig. 2A.
If a current n times as high as p/Hfg (however, Bi, 1.TON) is supplied to the base, the transistor Q becomes conductive.
またトランジスタQ1の導通期間中、トランジスタQ1
は充分なベース電流NiO,/Hfeが供給されたコレ
クタ電流16を飽和させず、かつコレクタ飽和電圧を充
分に小さくできる。さらに、出力電圧V。と基準電圧素
子Erの基準電圧との偏差値に相応した誤差増幅回路3
からの出力、すなわち電圧比較器A2の反転入力端子与
えられる電圧Vは、出力電圧V。が上昇すると前記電圧
υが下降するごとく制御されている。電流検出回路5が
出力するコレクタ電流16(但し、≧?−[メO:卵?=
≠品加されている。Also, during the conduction period of transistor Q1, transistor Q1
The collector current 16 supplied with sufficient base current NiO, /Hfe is not saturated, and the collector saturation voltage can be made sufficiently small. Furthermore, the output voltage V. and an error amplification circuit 3 corresponding to the deviation value between the reference voltage of the reference voltage element Er and the reference voltage of the reference voltage element Er.
The output from the voltage comparator A2, that is, the voltage V given to the inverting input terminal of the voltage comparator A2, is the output voltage V. The voltage υ is controlled to fall as the voltage υ rises. Collector current 16 output by current detection circuit 5 (however, ≧?−[MeO: egg?=
≠It has been improved.
制御回路4において、電圧比較器A2の非反転入力端子
に与えられる電圧内。と反転入力端子に与えられる電圧
は比較されψ。〉Uなる関係を有するとき、トランジス
タQ2は導通し、ひ,。<Vなる関係を有するとき、ト
ランジスタQ2は遮断されるようになされている。しし
たがつて上述の如く、トランジスタQ1のコレクタ電流
1。は直線的に増加してゆくため、コレクタ電流16に
比例した電圧せI。も直線的に増加する。第2図に示す
時刻t1においてびIOとVの関係はViO>vとなり
、この結果トランジスタQ2は導通して、第2図の二に
示すようなトランジスタQ2のコレクタ電流1Feが流
れる。前記コレクタ電流1FSはトランジスタQ1に流
れ込むベース電流1bを全て打ち消す方向に働き、かつ
トランジスタQ1に残存する蓄積キヤリヤまでもすばや
く消滅させることができる。すなわち電流検出回路5の
出力電圧′7J16が誤差増幅回路3の出力電圧νを越
えると、トランジスタQ2が導通してトランジスタQ1
は急速に遮断する。第1図の回路は第2図のイに示され
るベース電流1b波形のごとく、トランジスタQ1の導
通時に必要なベース電流値に対し充分なベース電流Nl
ep/Hfeを供給することにより、コレクタ飽和電圧
を抑えて、コレクタ損失を減少させる。In the control circuit 4, within the voltage applied to the non-inverting input terminal of the voltage comparator A2. The voltage applied to the inverting input terminal is compared with ψ. 〉U, the transistor Q2 is conductive and H, . When the relationship is <V, the transistor Q2 is cut off. Therefore, as mentioned above, the collector current of transistor Q1 is 1. Since the voltage increases linearly, the voltage I is proportional to the collector current 16. also increases linearly. At time t1 shown in FIG. 2, the relationship between IO and V becomes ViO>v, and as a result, transistor Q2 becomes conductive, and a collector current 1Fe of transistor Q2 flows as shown in FIG. The collector current 1FS acts to completely cancel out the base current 1b flowing into the transistor Q1, and can quickly eliminate even the accumulated carriers remaining in the transistor Q1. That is, when the output voltage '7J16 of the current detection circuit 5 exceeds the output voltage ν of the error amplifier circuit 3, the transistor Q2 becomes conductive and the transistor Q1
shuts off rapidly. The circuit of FIG. 1 has a base current Nl sufficient for the base current value required when the transistor Q1 is conductive, as shown in the base current 1b waveform shown in
By supplying ep/Hfe, collector saturation voltage is suppressed and collector loss is reduced.
またトランジスタQ1のコレクタ電流IOが出力電圧の
安定化に相応したピーク値に到達する時点、すなわち第
2図に示す時刻T2において、電流検出回路5でコレク
タ電流ピーク値10rを検出し、その検出信号により制
御回路4を動作させて、強制的にトランジスタQ1を遮
断するようにすれば、トランジスタQ1の遮断時におけ
るコレクタ損失をさらに減少させることができ、これに
よりスイツチングレギユレータ電力変換効率を高めるこ
とができる。さらにトランジスタQ1の遮断時における
キヤリヤ蓄積時間を著しく短縮できるため、最大発振周
波数を高めることができ、これによりスイツチングレギ
ユレータのパルス幅変調範囲を広くとることができる。
したがつて第1図は負荷範囲を軽負荷側に広げることが
でき、しかも軽負荷時の周波数限界による出力電圧。の
異常な上昇を防止して、出力電圧。の安定度を向上させ
ている。第1図に示すスイツチングレギユレータの発振
状態におけるトランジスタQ1の導通時間TONは(1
)式で表わされる。Further, at the time when the collector current IO of the transistor Q1 reaches a peak value corresponding to the stabilization of the output voltage, that is, at time T2 shown in FIG. By operating the control circuit 4 to forcibly cut off the transistor Q1, it is possible to further reduce the collector loss when the transistor Q1 is cut off, thereby increasing the power conversion efficiency of the switching regulator. be able to. Furthermore, since the carrier accumulation time when the transistor Q1 is turned off can be significantly shortened, the maximum oscillation frequency can be increased, and thereby the pulse width modulation range of the switching regulator can be widened.
Therefore, Figure 1 shows that the load range can be expanded to the light load side, and the output voltage due to the frequency limit at light loads. Preventing abnormal rise in output voltage. Improves stability. The conduction time TON of the transistor Q1 in the oscillation state of the switching regulator shown in FIG.
) is expressed by the formula.
但し、L1は1次巻線のインダクタンス、R5は電流検
出用抵抗、V1は入力電圧、ぴは誤差増幅回路出力であ
る。However, L1 is the inductance of the primary winding, R5 is the current detection resistor, V1 is the input voltage, and P is the output of the error amplification circuit.
(1)式から明らかなように、トランジスタQ1の導通
時間TONは誤差増幅回路3の出力びの関数であり、プ
ロツキング発振回路1において負荷変動、入力変動等の
要因に対しパルス幅変調さわた発振作用をすることによ
り、トランスTに蓄積する励磁エネルギを制御して出力
電圧oを安定化している。さらに、このスイツチングレ
ギユレータは、特別に解電流保護回路用の部品を組み込
むことなく、以下に説明するような過電流保護機能を果
している。As is clear from equation (1), the conduction time TON of the transistor Q1 is a function of the output voltage of the error amplifier circuit 3, and the blocking oscillation circuit 1 performs pulse width modulated oscillation due to factors such as load fluctuations and input fluctuations. By controlling the excitation energy accumulated in the transformer T, the output voltage o is stabilized. Furthermore, this switching regulator performs the overcurrent protection function as described below without incorporating any special parts for a current protection circuit.
前述したように、第1図の回路は出力電流1。As mentioned above, the circuit in FIG. 1 has an output current of 1.
に対し出力電圧V。を安定化させるため、前記(1)式
に基き、基準電圧素子Erの基準電圧と出力電圧V。の
偏差値に応じて得られる誤差増幅回路出力ぴによつてプ
ロツキング発振回路1の導通時間TONを制御している
。しかしながら、誤差増幅回路3の供給電源は出力電圧
。から与えられているため、誤差増幅回路出力vの動作
範囲は出力電圧V。によつて制限を受ける。すなわち、
誤差増幅回路出力0と出力電圧。の関係は、び≦oであ
るため、出力電流1。が増加するとともに増加する導通
時間TONが(2)式の関係になつたときその増加は制
限される。第1図の回路において、上記(2)式を満足
した後、出力電流1。With respect to the output voltage V. In order to stabilize the reference voltage of the reference voltage element Er and the output voltage V based on the above equation (1). The conduction time TON of the blocking oscillation circuit 1 is controlled by the error amplification circuit output P obtained in accordance with the deviation value of . However, the power supply to the error amplifier circuit 3 is the output voltage. Therefore, the operating range of the error amplifier circuit output v is the output voltage V. limited by. That is,
Error amplifier circuit output 0 and output voltage. Since the relationship is ≦o, the output current is 1. When the conduction time TON, which increases as the on-off time increases, reaches the relationship expressed by equation (2), the increase is limited. In the circuit shown in FIG. 1, after the above equation (2) is satisfied, the output current is 1.
を増加したとき、すなわち過電流時における出力電圧。
と出力電流1。の関係について述べる。ここで、トラン
ジスタQ1が遮断されたとき、トランスTに蓄積された
励磁エネルギは出力整流回路2から(3)式で示される
出力電圧V。として取り出される。但し、整流タイオー
トD1の順方向電圧降下はないものとしている。output voltage when increasing, that is, during overcurrent.
and output current 1. I will explain the relationship between Here, when the transistor Q1 is cut off, the excitation energy stored in the transformer T causes the output voltage V from the output rectifier circuit 2 to be expressed by equation (3). is extracted as. However, it is assumed that there is no forward voltage drop in the rectifier tie D1.
したがつて、入力電力Piは(4)式、出力電力P。は
(5)式で表わされる。一般に電力変換効率が100%
と仮定すると、入力電力Plと出力電力P。は等しいた
め、(4),(5)式よりトランジスタQ1の導通時間
TONと遮断時間TOFFの比はさらに(2),(6)
式より、過電流検出時におけるトランジスタQ1の遮断
時間TOFF=・・・・・・・・・ (7)となる。Therefore, input power Pi is expressed as equation (4), output power P. is expressed by equation (5). Generally, power conversion efficiency is 100%
Assuming that, input power Pl and output power P. are equal, so from equations (4) and (5), the ratio of the conduction time TON and cut-off time TOFF of transistor Q1 is further expressed as (2) and (6)
From the formula, the cut-off time TOFF of the transistor Q1 at the time of overcurrent detection=... (7).
すなわち(2),(3),(7)式よりTON,tOF
Fを消去すれば、過電流検出時における出力電圧V。That is, from equations (2), (3), and (7), TON, tOF
If F is erased, the output voltage V when overcurrent is detected.
と負荷抵抗RLの関係は1・・・・・・・・・ (8)
となる。The relationship between and load resistance RL is 1... (8)
becomes.
また出力電圧。と出力電流1。の関係はV。=IORL
であり、この結果出力電流1。は1.・・・ (9)と
なる。Also the output voltage. and output current 1. The relationship is V. =IORL
As a result, the output current is 1. is 1. ... (9).
したがつて(8),(9)式より負荷抵抗RLを消去す
れば、出力電圧V。Therefore, if the load resistance RL is eliminated from equations (8) and (9), the output voltage V.
と出力電流1。の関係は下記UO)式のごとくなる。・
・・・・・・・・ (代)
さらにこの関係は第3図に示すように出力電圧VO−I
,/←?出力電流。and output current 1. The relationship is as shown in the following equation (UO).・
・・・・・・・・・(substitute) Furthermore, this relationship is expressed by the output voltage VO-I as shown in Figure 3.
,/←? Output current.
=?5を漸近線とする双曲線関数となる。(代)式が成
立するのは、前述のごとく誤差増幅回路3の出力Vと出
力電圧鳩の関係がυ=VOの場合であり、またぴ=oの
場合、すなわち出力電流1。が解電流でないときは、前
記(3)式より出力電圧V。は基準電圧素子E〒の基準
電圧によつて制御されて安定化される。すなわち第3図
において、出力電圧がV。>O、出力電流がIO>Oの
場合、出力電圧V。と出力電部1。の関係は前記の(3
)式と(自)式を組み合せることになり、この結果第4
図に示すような過電部保護機能、所謂フの字特性を得る
ことができる。次に第4図に示す出力電圧V。=? It becomes a hyperbolic function with an asymptote of 5. Equation (substitute) holds true when the relationship between the output V of the error amplifier circuit 3 and the output voltage is υ=VO, and when P=o, that is, the output current is 1. When is not the solution current, the output voltage V from the above equation (3). is controlled and stabilized by the reference voltage of reference voltage element E〒. That is, in FIG. 3, the output voltage is V. >O, if the output current is IO>O, then the output voltage V. and output power section 1. The relationship is shown in (3) above.
) formula and (self) formula are combined, resulting in the fourth
It is possible to obtain the overcurrent protection function, so-called foldback characteristic, as shown in the figure. Next, the output voltage V shown in FIG.
と出力電流1。の関係について簡単に説明する。出力電
流1。and output current 1. Let's briefly explain the relationship. Output current 1.
の範囲が定格値以内で、しかも誤差増幅回路3の出力υ
が、出力整流回路2から得られる直流出力電圧と基準電
圧素子Erの基準電圧の偏差値に比例した動作範囲内の
場合、VO−10の関係はP−Q線となり、前記(3)
式に基ずいて出力電圧V。は安定化される。これに対し
、出力電流1。の範囲が定格値以外、すなわち過電流状
態で、しかも誤差増幅回路3に与える供給電圧、すなわ
ち出力端A,b間に得られる直流出力電圧。によつて動
作範囲が制限されている場合、VOlOの関係はQ−0
曲線となり、前記UO)式に基ずいて出力電流。は制御
される。したがつて、第1図の回路は第4図に示すP−
Q−0曲線のような過電流保護機能、所謂フの字特性を
得ることができる。しかしながら、前記00)式からも
理解できるよう電圧Viの関数であるため、入力電圧の
変動にともない前記負荷電流値は、第4図に示すように
入力電圧Viが低くなつた場合、過電流保護開始点qに
、また逆に入力電圧Viが高くなつた場合、過電流保護
開始点Q′5に変動してしまい、高精度なスイツチング
レギユレータの設計が困難であり、かつ解電流保護機能
としても必ずしも充分とは言えなかつた。is within the rated value, and the output υ of the error amplifier circuit 3 is
is within the operating range proportional to the deviation value between the DC output voltage obtained from the output rectifier circuit 2 and the reference voltage of the reference voltage element Er, the relationship of VO-10 becomes the P-Q line, and the above (3)
The output voltage V based on the formula. is stabilized. On the other hand, the output current is 1. is outside the rated value, that is, in an overcurrent state, and the voltage supplied to the error amplifier circuit 3, that is, the DC output voltage obtained between output terminals A and b. If the operating range is limited by
The output current will be a curve based on the above equation (UO). is controlled. Therefore, the circuit of FIG.
It is possible to obtain an overcurrent protection function such as a Q-0 curve, a so-called foldback characteristic. However, as can be understood from the above equation 00), since it is a function of the voltage Vi, the load current value changes as the input voltage fluctuates, as shown in Figure 4, when the input voltage Vi becomes low, the overcurrent protection When the input voltage Vi increases, it changes to the starting point q, and vice versa, it changes to the overcurrent protection starting point Q'5, which makes it difficult to design a high-precision switching regulator, and it is difficult to design a high-precision switching regulator. It could not be said that the function was necessarily sufficient.
本発明は上述の如き欠点を除き、かつ過電流保護動作を
開始する負荷電流値の入力変動によるバラツキを補正し
た高精度のスイツチングレギユレータを提供することを
目的と,している。SUMMARY OF THE INVENTION An object of the present invention is to provide a high-precision switching regulator which eliminates the above-mentioned drawbacks and corrects variations due to input fluctuations in the load current value at which overcurrent protection starts.
すなわち本発明は、トランスの1次巻線、発振トランジ
スタのコレクタ・エミツタ間、電流検出回路との第1の
直列回路を直流入力電源に接続し、コンデンサと抵抗の
並列回路と前記トランスの帰還巻線との第2の直列回路
を発振トランジスタのベース・エミツタ間に接続し、電
流検出回路は1次巻線の電流に比例した電流を検出する
第1の回路部分と帰還巻線に生じる誘起電圧を整流、平
滑して得られる電流電圧を該第1の回路部分に加えて電
流検出回路の出力とする第2の回路部分からなり、1次
巻線、発振トランジスタおよび第2の直列回路とで構成
される弛張発振回路と、前記トランスの2次巻線の交流
出力を整流する整流回路と該整流回路から得られる直流
出力電圧と基準電圧を比較しその偏差値に相応した出力
を得ると共に前記整流回路の直流出力電圧に比例する電
圧によつて出力電圧の上限が制限される誤差増幅回路と
、前記電流検出回路と誤差増幅回路の各出力を比較する
電圧比較回路を含み電流検出回路の出力 jが誤差増幅
回路の出力を越えたときのみ前記弛張発振回路の断続状
態のうち続状態を断状態に転じるトリガ信号を弛張発振
回路の発振トランジスタのベースに印加する制御回路と
からなることを特徴とする。That is, the present invention connects the primary winding of the transformer, the collector-emitter of the oscillation transistor, and the first series circuit with the current detection circuit to the DC input power supply, and connects the parallel circuit of the capacitor and resistor and the feedback winding of the transformer. A second series circuit with the wire is connected between the base and emitter of the oscillation transistor, and the current detection circuit detects the induced voltage generated in the first circuit portion and the feedback winding, which detects a current proportional to the current in the primary winding. The second circuit part includes a second circuit part that adds the current voltage obtained by rectifying and smoothing the current to the first circuit part as the output of the current detection circuit, and includes a primary winding, an oscillation transistor, and a second series circuit. A relaxation oscillator circuit configured, a rectifier circuit that rectifies the AC output of the secondary winding of the transformer, and a DC output voltage obtained from the rectifier circuit and a reference voltage are compared to obtain an output corresponding to the deviation value, and the The output of the current detection circuit includes an error amplification circuit in which the upper limit of the output voltage is limited by a voltage proportional to the DC output voltage of the rectifier circuit, and a voltage comparison circuit that compares each output of the current detection circuit and the error amplification circuit. and a control circuit that applies a trigger signal to the base of an oscillation transistor of the relaxation oscillator circuit to change the intermittent state of the relaxation oscillator circuit to an off state only when j exceeds the output of the error amplifier circuit. shall be.
次に本発明の一実施例を第5図に示し、以下これについ
て説明する。Next, one embodiment of the present invention is shown in FIG. 5, and will be described below.
図中、11は断状態に転じるトリガ信号を外部から得る
プロツキング発振回路で、トランスTの1次巻線L1お
よび帰還巻線L3、ベース抵抗R1、ベースコンデンサ
C1、起動抵抗R2、トランジスタQ1からなる。In the figure, 11 is a blocking oscillation circuit which obtains a trigger signal to turn off from the outside, and is composed of a primary winding L1 of a transformer T, a feedback winding L3, a base resistor R1, a base capacitor C1, a starting resistor R2, and a transistor Q1. .
12は出力整流回路で、トランスTの2次巻線L2、ダ
イオードDぃ平滑コンデンサC2からなる。Reference numeral 12 denotes an output rectifier circuit, which includes a secondary winding L2 of a transformer T, a diode D, and a smoothing capacitor C2.
13は誤差増幅回路で、基準電圧素子Erと電圧比較器
A1からなる。Reference numeral 13 denotes an error amplification circuit, which includes a reference voltage element Er and a voltage comparator A1.
14は制御回路で、電圧比較器A2とトランジスタQ2
からなる。14 is a control circuit, which includes a voltage comparator A2 and a transistor Q2.
Consisting of
15は電流検出回路で、前記帰還巻線L3ダイオードD
2、コンデンサC3、抵抗R3およびR4からなる。15 is a current detection circuit, and the feedback winding L3 diode D
2, consisting of a capacitor C3 and resistors R3 and R4.
以上の構成において、主回路の動作は第1図の回路と同
じであるので説明を省略し、以下に電流検出回路15の
動作について説明する。In the above configuration, since the operation of the main circuit is the same as that of the circuit shown in FIG. 1, the explanation will be omitted, and the operation of the current detection circuit 15 will be explained below.
入力電源EiからトランスTの1次巻線L1に電流が流
入されると、トランスTの帰還巻線L3に前記電流に比
例して誘起電圧を発生する。When a current flows into the primary winding L1 of the transformer T from the input power source Ei, an induced voltage is generated in the feedback winding L3 of the transformer T in proportion to the current.
これによりトランジスタQ1の導通をさらに深めるとと
もに、帰還巻線L3に生じる誘起電圧をダイオードD2
およびコンデンサC3で整流、平滑して直流電圧とし、
該直部電圧を抵抗R2およびR4で分圧している。抵抗
R4の両端に生じる電圧をVR、トランジスタQ,のコ
レクタ電流10を検出する抵抗R5の両端圧をVl6と
すると、電流検出回路15の出力V′aは抵抗R4の両
端電圧V2と抵抗現の両端″亀圧νIOを重畳した電圧
Va=ViO+VRとなる。ここで、抵抗R4の両端電
圧1fRは00式で表わされ、また抵抗R5の両端電圧
v″10は(自)式で表わされる。As a result, the conduction of the transistor Q1 is further deepened, and the induced voltage generated in the feedback winding L3 is transferred to the diode D2.
and rectify and smooth with capacitor C3 to obtain DC voltage,
The direct voltage is divided by resistors R2 and R4. If the voltage generated across the resistor R4 is VR, and the voltage across the resistor R5 that detects the collector current 10 of the transistor Q is Vl6, then the output V'a of the current detection circuit 15 is equal to the voltage V2 across the resistor R4 and the resistor current. The voltage Va=ViO+VR is obtained by superimposing the torsion pressure νIO across the resistor R4. Here, the voltage 1fR across the resistor R4 is expressed by the equation 00, and the voltage v″10 across the resistor R5 is expressed by the equation (self).
但し、Viは入力電圧、L1は1次巻線のインダクタン
ス、N1は1次巻線の巻線数、N3は帰還巻線の巻線数
、R3,R4,R,は各抵抗値であり、整流ダイオード
D2の順方向電圧降下はないものとしている。However, Vi is the input voltage, L1 is the inductance of the primary winding, N1 is the number of turns of the primary winding, N3 is the number of turns of the feedback winding, R3, R4, R, are each resistance value, It is assumed that there is no forward voltage drop in the rectifier diode D2.
したがつて、本発明は第1図の回路における電流検出回
路5の出力Viぃ所謂(自)式の電圧ViOの変動分を
(自)式の電圧pで補正する。Therefore, the present invention corrects the variation in the output Vi of the current detection circuit 5 in the circuit shown in FIG.
次に第6図に第5図の回路各部の動作電圧電流波形を示
し、過電流保護動作について具体的に説明する。Next, FIG. 6 shows the operating voltage and current waveforms of each part of the circuit shown in FIG. 5, and the overcurrent protection operation will be specifically explained.
第5図の回路において、電流検出回路15の出カル“a
が誤差増幅回路13の出力ぴと等しくなつたとき、過電
流保護動作を開始するように動作条件を設定すれば、前
述したように各出力の関係が1t′a>vとなつたとき
、速やかに制御回路14が動作して過電橋保護機能が働
く。In the circuit of FIG. 5, the output signal "a" of the current detection circuit 15 is
If the operating conditions are set so that the overcurrent protection operation starts when the output voltage of the error amplifier circuit 13 becomes equal to the output voltage of the error amplifier circuit 13, as described above, when the relationship between each output becomes 1t'a>v, The control circuit 14 operates and the overbridge protection function works.
第6図において、時間T,O−Tl2はトランジスタQ
1の導通時間TONであり、時間T,2〜T,3はトラ
ンジスタQ,の遮断時間TOFFである。In FIG. 6, the time T, O-Tl2 is the transistor Q
1 is the conduction time TON, and time T,2 to T,3 is the cutoff time TOFF of the transistor Q.
今、時刻TlOでトランジスタQ1は導通するとともに
、コレクタ電流1。は直線的に増加してゆくため、コレ
クタ電流1。に比例した電圧/L/.IOも直線的に増
加する。入力電圧iに応じて与えられる電圧Raに前記
電圧V−10を重畳した電圧、所謂電流検出回路15の
出力υaと、誤差増幅回路13の出力νとの関係は、時
刻Tllでν・c>vとなり、この結果制御回路14の
トランジスタQ2のコレクタ電流1FRが流れ、トラン
ジスタQ1は強性的に遮断される。時刻Tl2において
、トランジスタQ1は遮断されるとともに、コレクタ電
流1。は流れなくなる。しかしながら、電流検出回路1
5の出力Vaは第6図のハに示す電圧波形となり、前記
電圧hを取り出すトランスTの帰還巻線L3の両端には
、トランジスタQ1が導通したとき正電圧が得られるよ
うになされているため、入力電圧Vlの上昇とともに、
電圧VRが上昇する。したがつて、入力電圧Viが変動
するとともに前記電圧′V′Rが変化するが、電流検出
回路15の出力t/a(但し、′7/′a−′L/′R
+νト)を一定に保つように動作するた、前記電圧つへ
にともない電圧17′IOが変化する。これにより、こ
の実施例は誤差増幅回路13の出力vを略一定にでき、
この結果過電流保護開始点Qのバラツキを補正する。ま
た、第7図のI。Now, at time TlO, the transistor Q1 becomes conductive and the collector current is 1. increases linearly, so the collector current is 1. A voltage proportional to /L/. IO also increases linearly. The relationship between the output υa of the current detection circuit 15, which is the voltage obtained by superimposing the voltage V-10 on the voltage Ra given according to the input voltage i, and the output ν of the error amplification circuit 13 is ν・c> at time Tll. As a result, the collector current 1FR of the transistor Q2 of the control circuit 14 flows, and the transistor Q1 is strongly cut off. At time Tl2, transistor Q1 is cut off and has a collector current of 1. will stop flowing. However, current detection circuit 1
The output Va of the transistor Q5 has the voltage waveform shown in C of FIG. , as the input voltage Vl increases,
Voltage VR increases. Therefore, as the input voltage Vi changes, the voltage 'V'R changes, but the output t/a of the current detection circuit 15 (however, '7/'a-'L/'R
The voltage 17'IO changes as the voltage increases. As a result, in this embodiment, the output v of the error amplification circuit 13 can be kept approximately constant,
As a result, variations in the overcurrent protection starting point Q are corrected. Also, I in FIG.
−o特性において、入力電圧iが上昇した場合、解電流
保護開始点Qを点♂とすることができ、逆に入力電圧l
が降下した場合、前記開始点Qを点Q″とすることがで
きる。これにより、過電流保護動作を開始する負荷電流
値は、略一定にでき、しかも過電流保護動作開始点Qに
おける電力も一定にできる。すなわち、第5図の電流検
出回路15内の抵抗R3とR4における分圧比により、
電流検出回路15の出力六が一定となるように、電圧サ
Rで電圧νIOを補償すれば、従来の回路で生じていた
過電流保護動作開始点の変動(バラツキ)を補正できる
。-o characteristic, when the input voltage i increases, the solution current protection starting point Q can be set to point ♂, and conversely, the input voltage l
, the starting point Q can be set to point Q''.Thereby, the load current value at which the overcurrent protection operation starts can be kept approximately constant, and the power at the overcurrent protection operation starting point Q can also be set to the point Q''. In other words, the voltage division ratio between resistors R3 and R4 in the current detection circuit 15 shown in FIG.
By compensating the voltage νIO with the voltage sensor R so that the output 6 of the current detection circuit 15 is constant, it is possible to correct variations in the overcurrent protection operation starting point that occur in conventional circuits.
以上に説明した実施例はプロツキング発振回路を用いた
自励式スイツチングレギユレータについて述べたが、本
発明は他励式スイツチングレギユレータに適用しても上
述と同様な効果が期待できる。Although the above-described embodiments have been described with respect to a self-excited switching regulator using a blocking oscillation circuit, the same effects as described above can be expected even when the present invention is applied to a separately excited switching regulator.
本発明によれば、発振方式にかかわらず、電力変換効率
が優れ、かつ特徴な過電流保護回路用の部品を組み込む
ことなく、確実に過電流保護機能を働かせることのでき
るスイツチングレギユレータを提供できる。According to the present invention, there is provided a switching regulator that has excellent power conversion efficiency regardless of the oscillation method, and that can reliably operate the overcurrent protection function without incorporating special overcurrent protection circuit components. Can be provided.
第1図:従来例を示す回路図第2図:第1図の回路各部
の動作電圧、電流波形を示す図第3図:第1図の説明に
供する図第4図:第1図における出力電圧。
と出力電流1。の関係を示す回路図第5図:本発明の一
実施例を示す回路図第6図:第5図の回路各部の動作電
圧、電流波形を示す図第7図:第5図における出力電圧
。と出力電流10の関係を示す図。11・・・・・・プ
ロツキング発振回路、12・・・・・・出力整流回路、
13・・・・・・誤差増幅回路、14・・・・・・制御
回路、15・・・・・・電流検出回路。Figure 1: Circuit diagram showing a conventional example Figure 2: Diagram showing the operating voltage and current waveforms of each part of the circuit in Figure 1 Figure 3: Diagram used to explain Figure 1 Figure 4: Output in Figure 1 Voltage. and output current 1. FIG. 5: A circuit diagram showing an embodiment of the present invention. FIG. 6: A diagram showing the operating voltage and current waveform of each part of the circuit in FIG. 5. FIG. 7: Output voltage in FIG. 5. FIG. 3 is a diagram showing the relationship between output current 10 and output current 10. FIG. 11... Blocking oscillation circuit, 12... Output rectification circuit,
13...Error amplification circuit, 14...Control circuit, 15...Current detection circuit.
Claims (1)
・エミッタ間、電流検出回路との第1の直列回路を直流
入力電源に接続し、コンデンサと抵抗の並列回路と前記
トランスの帰還巻線との第2の直列回路を発振トランジ
スタのベース・エミッタ間に接続し、電流検出回路は1
次巻線の電流に比例した電流を検出する第1の回路部分
と帰還巻線に生じる誘起電圧を整流、平滑して得られる
直流電圧を該第1の回路部分に加えて電流検出回路の出
力とする第2の回路部分からなり、1次巻線発振トラン
ジスタおよび第2の直列回路とで構成される弛張発振回
路と、前記トランスの2次巻線の交流出力を整流する整
流回路と、該整流回路から得られる直流出力電圧と基準
電圧を比較しその偏差値に相応した出力を得ると共に前
記整流回路の直流出力電圧に比例する電圧によつて出力
電圧の上限が制限される誤差増幅回路と、前記電流検出
回路と誤差増幅回部の各出力を比較する電圧比較回路を
含み電流検出回路の出力が誤差増幅回路の出力を越えた
ときのみ前記弛張発振回路の断続状態のうち続状態を断
状態に転じるトリガ信号を弛張発振回路の発振トランジ
スタのベースに印加する制御回路とからなることを特徴
とするスイッチングレギュレータ。1 Connect the primary winding of the transformer, the collector-emitter of the oscillation transistor, and the first series circuit with the current detection circuit to a DC input power supply, and connect the parallel circuit of the capacitor and resistor with the feedback winding of the transformer. 2 series circuits are connected between the base and emitter of the oscillation transistor, and the current detection circuit is 1
A first circuit section that detects a current proportional to the current in the next winding and a DC voltage obtained by rectifying and smoothing the induced voltage generated in the feedback winding are added to the first circuit section to output the current detection circuit. a relaxation oscillation circuit consisting of a second circuit portion having a primary winding oscillation transistor and a second series circuit; a rectifier circuit for rectifying the AC output of the secondary winding of the transformer; an error amplifier circuit which compares a DC output voltage obtained from a rectifier circuit with a reference voltage, obtains an output corresponding to the deviation value thereof, and whose upper limit of the output voltage is limited by a voltage proportional to the DC output voltage of the rectifier circuit; , includes a voltage comparison circuit that compares each output of the current detection circuit and the error amplification circuit, and disconnects the intermittent state of the relaxation oscillation circuit only when the output of the current detection circuit exceeds the output of the error amplification circuit. 1. A switching regulator comprising: a control circuit that applies a trigger signal that changes the state to the base of an oscillation transistor of a relaxation oscillation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192479A JPS5914980B2 (en) | 1979-01-11 | 1979-01-11 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192479A JPS5914980B2 (en) | 1979-01-11 | 1979-01-11 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5594581A JPS5594581A (en) | 1980-07-18 |
| JPS5914980B2 true JPS5914980B2 (en) | 1984-04-06 |
Family
ID=11515137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP192479A Expired JPS5914980B2 (en) | 1979-01-11 | 1979-01-11 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914980B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932361A (en) * | 1982-08-17 | 1984-02-21 | Matsushita Electric Ind Co Ltd | power circuit |
| JPH0811056Y2 (en) * | 1990-03-19 | 1996-03-29 | 横河電機株式会社 | Switching power supply overload protection circuit |
-
1979
- 1979-01-11 JP JP192479A patent/JPS5914980B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5594581A (en) | 1980-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680688A (en) | DC/DC converter | |
| US4283759A (en) | Switching regulator | |
| US6295214B1 (en) | Switching power supply unit | |
| JPS5838071B2 (en) | switching regulator | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JPS6047834B2 (en) | switching regulator | |
| US4263643A (en) | Switching regulator provided with error amplifier circuit having overcurrent protecting function | |
| US4584517A (en) | Self-oscillating DC-DC switching voltage regulator | |
| JP3365356B2 (en) | DC-DC converter | |
| US10483860B1 (en) | Primary side constant current regulation | |
| US20200169175A1 (en) | Switching power supply | |
| JPH11122926A (en) | Self-oscillating switching power supply | |
| JPS5914980B2 (en) | Switching regulator | |
| JPS58112110A (en) | Stabilized power supply device | |
| JPH09265328A (en) | Active dummy circuit | |
| JPH05344712A (en) | Overload protection circuit for switching power supply | |
| JPH03253260A (en) | Overcurrent drooping-point controlling system | |
| JPH0315423B2 (en) | ||
| JPH0811056Y2 (en) | Switching power supply overload protection circuit | |
| JPS5857072B2 (en) | switching regulator | |
| JPS60226772A (en) | Switching power source | |
| JPS6359766A (en) | Switching regulator | |
| JPH0261232B2 (en) | ||
| JPH0360366A (en) | Switching regulator | |
| JPS5924628B2 (en) | Switching stabilized power supply circuit |