JPS586177B2 - インタ−フエ−ス回路の選択システム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、優先順位に基づいてインターフェース回路を
選択するためのシステムに関するものであり、特に通信
制御装置に対して適用される。

更に特定すれば、本発明は各種アダプターによって実施
されるデータ転送を、優先順位に基づいて制御するため
の手段に関するものである。

現代の通信制御装置は、システムに接続されている各種
回線を介した伝送ならびにある種のテレプロセシング機
能の実施を制御するための、データ・プロセシング・シ
ステムに使用される装置である。

多くの装置では、テレプロセシング・ネットワークは主
として、ネットワーク中の端末ステーションと交信され
るデータの処理を統御するルールの登録簿を含んでいる
一台ないし数台の中央演算処理装置（ＣＰＵ）によって
制御されている。

伝送回線（物理的回線もしくはマイクロウエーブ・リン
ク）を経由するデータの伝送および受信は、ＣＰＵの制
御下で作動する通信制御装置によって操作される。

しかし、通信制御装置は、伝送指令自体を実行する。

そのため、ＣＰＵはこの種の諸機能を実行しなくて済み
、他のタスクに集中することができる。

従って、通信制御装置は、かなり複雑な知能的装置であ
る。

その知能は、主としていわゆる回線アダプターを介して
各端末に接続され、またいわゆるチャネル・アダプター
を介してＣＰＵに接続された、一台ないし複合の中央制
御装置（ＣＣＵ）中に集中されている。

あるアタブターがデータを伝送しようとするとき、その
アダプターはサービス要求を開始し、その伝送を許可す
るＣＣＵからの返答を待つ。

背景技術 アダプターによって処理される全てのタスクは、緊急性
が同一ではなく、従って異なる優先順位を持っている。

各アダプターが同じ優先順位をもつタスクのみを処理す
る場合には、サービス要求を行なっている各アダプター
を識別するのに、ＣＣＵからいわゆる選択指令を受取っ
た際にどのアダプターに最初にサービスするかを決める
だけでよいので、アダプターの制御は比較的簡単である
。

しかし、テレプロセシング・システムの構成上、異なる
優先順位をもつタスクを同じアダプターで処理する必要
のあることが多いため、それが常に実行可能とは限らな
い。

かかる場合には、アダプターを、各々自動選択手段を備
えた各グループにまとめ、ＤＰＵが端末と通信しようと
する場合には同じグループに属する各アダプターのうち
どれが最初に返答すべきか互いに質問し合って決定でき
るようにすることができる。

この仕様は主としてアダプターおよび通信制御装置を扱
ったものではあるが、本発明の原理は、サービスを行な
う異なる優先順位を割当てられた構成要素とＣＰＵとの
間のいかなるインターフェース装置または回路の組合せ
にも適用できるものであることに注意すべきである。

前記の困難を克服するため、本出願者が１９７８年６月
７日に申請したフランス特許出願Ｎｏ．７８１７７０９
（特願昭５４−６５０９８号〔特開昭５４−１６０１４
４号公報〕）では、選択自体を行なう前に予選択操作を
実施することが提案されている。

予選択プロセスは、ＣＣＵから殆んど独立して非同期的
に実施され、あるグループに属する各アダプターがＣＣ
Ｕ側からの干渉を殆ど受けず互いに質問し合い、ＣＣＵ
から選択命令を受けたとき最初にサービスされるアダプ
ターを指定できるようになっている。

この方法は、予選択サイクルの持続時間が短い場合には
うまく働く。

しかし、含まれているアダプターの数が多く、また／あ
るいは互いに離れている場合、および各アダプターとＣ
ＣＵを連結している回線をドライブするために、制御（
ないしインターフェース）回路を用意しなければならな
い場合にはそうはいかない。

予選択プロセスの開始から選択指令を受けるまでの時間
間隔がこのプロセスを完了するには短かすぎる場合、シ
ステムは不安定となりうまく働かない。

従って、予選択操作の実行に必要な時間間隔のために生
じ得る不安定性を最小限に抑える、優先順位に基づいて
サービスすべきアダプターを非同期的に予選択するため
のシステムをもたらすことが本発明の目的である。

前記目的および本発明のその他の諸目的、付属機構およ
びその利点については、添付の図面によって本発明の実
施例について一層詳しく述べる以下の説明から明らかと
なる。

発明の説明 第１図は、テレプロセシング・ネットワーク内にある通
信制御装置（ＣＣ）の構成を、非常に概略的に示したも
のである。

ＣＣの知能的要素、すなわちその中央制御装置（ＣＣＵ
）は、複個の端末Ｔと中央演算処理装置ＣＰＵ１および
ＣＰＵ２の間で伝送されるデータを制御する。

ＣＣＵは、予め指定された伝送手順およびプロトコルに
従う。

ＣＣＵは、チャネル・アダプターＣＡ１，ＣＡ２，・・
・・・・ＣＡｎを介してＣＰＵ１およびＣＰＵ２に、ま
た回線アダプターＬＡ１，ＬＡ２，・・・・・・ＬＡｎ
を介してＣＣＵ母線（ＣＣＵ ＢＵＳ）と呼ばれる母線
に結合されている。

これらのアダプターは、数グループに、この例ではそれ
ぞれＣＡおよびＬＡを含むニグループにまとめられる。

各アダプターは、異なる優先順位を割当てられた各タス
クを処理することができる。

ＣＣＵと通信しようとするアダプターはサービス要求を
行なわなければならない。

ＣＣＵはかかる要求を許可しようとするとき、その旨を
各アダプターに通知する。

返答する際は各アダプターは適用される優先原則に従わ
なければならない。

この目的のため、予選択手段が使用される。

この手段は、アダプターのグループ内で行なわれるサー
ビス要求を更新し、非同期的に使用して、最初にサービ
スされるアタプターの実際の選択を準備できるようにす
るものである。

この予選択手段は、同期的選択フエーズに非同期的予選
択フエーズが先行し、ＣＣＵから許可された場合に最初
にサービスされるアダプターを指定するための大部分の
操作がその間に実施されるので、同期的選択フエーズを
非常に簡単な操作に還元してしまうことができる。

前掲のフランス特許出願では、あるグループに属するア
ダプターは、連続的に予選択操作を受ける。

つまり、各アダプターは、そのグループの一端から順次
他端まで互いに質問し合う。

予選択プロセスはＴＤと名付けられる信号によって開始
される。

選択自体はＴＡと名付けられる特殊指令によって開始さ
れるが、この指令は、ＣＣＵによってその母線を介し、
選択指令と一緒に伝送される，ＴＤとＴＡの間の時間間
隔が、半永久的に予選択サイクルの持続時間よりも短い
場合には、従来の方法は不安定な状態に導くものとなり
、正確に実施できない。

これらの困難を克服し、潜在的不安定性を最小限に抑え
るため、本発明では、「ピラミッド」型の構成を提案す
る。

それによると、アダプターは連続的に予選択される代り
に、サブグループにまとめられ、その枠内で互いに独立
に予選択操作が実施される。

これと並行して、サブグループ間でも、ＣＣＵ母線と結
合されたピラミッドの最高段階に至るまで、予選択操作
が実施される。

このために、アダプターの各サブグループはライン・ド
ライバー・インターフェースに結合される。

ピラミッドの第二段階を構成するこのインターフェース
は、全て独立の予選択装置を備えた各サブグループにま
とめられる。

第二段階におけるインターフェースの各サブグループは
、それ自体第三段階に属するインターフェースに結合さ
れ、以下同様にしてピラミッドの最高段階すなわちＣＣ
Ｕ母線に最も近い段階に達する。

第２図は、三段階ピラミッドの実施例を概略的に示した
ものである。

この実施例では、各要素が物理的には分離していること
に注意すべきである。

各インターフェースは、別々のカード上に配置されてい
る。

アダプター・インターフェースと関連あるカードはＡＤ
ＡＰＴと名付けられ、第二段階および第三段階のライン
・ドライバー・インターフェースと関連あるカードは、
それぞれＲＤＶＰおよびＲＤＶＣと名付けられている。

アダプターの各サブグループは、ピラミッドの第二段階
に属するＲＤＶＰインターフェースを含むパネル上に配
列されている。

各種パネルは、サブグループにまとめられ、各々ピラミ
ッドの第三段階に属するＲＤＶＣインターフェースを含
むフレーム上に配列されている。

最後に、第三段階は、信号ＴＡを受取ってシステム中の
他のカードに伝送する回線によって、ＣＣＵ ＢＵＳに
結合されている。

カード（ＡＤＡＰＴ，ＲＤＶＰ およびＲＤＶＣ）の各
サブグループは、優先母線（ＰＲ ＢＵＳ）と選択回線
（ＳＥＬ）を含む予選択手段を備えている。

これらの母線および回線は全てそれぞれ第一、第二、第
三段階を表わす接尾辞ＣＣ，ＰＰ，ＣＨによって互いに
区別されている。

この構成の結果として、各予選択回路の長さは、前掲発
明の方法に従って全てのカードを単一回路中に直列に配
置した場合よりも短くなっている。

本発明では、予選択操作は、各サブグループ内で同時に
かつ独立的に実施される。

このシステムを操作させるには、各段階を相互連結する
ための手段を備えなければならない。

この手段の役割は、特に優先順位データをピラミッドの
底部から頂部へと伝搬し、選択指令をその頂部から底部
へと伝搬することである。

カードの各サブグループは、予選択データを逐次伝搬す
るための優先母線（ＰＲ ＢＵＳ）と回線（ＳＥＬ）を
備えている。

ここではインターフェースという言葉は最も広い意味に
使用され、ＡＤＡＰＴ型カードの回路ならびにＲＤＶＰ
ないしＲＤＶＣ型カードの回路に関連するものであるこ
とに注意すべきである。

各インターフェースは、レシーバー（Ｒ）、ドライバー
（Ｄ）、比較機構（Ｃ）およびスイッチ（ＳＷ）も含ん
でいる。

ただし第３図および第４図に示されているように、ＡＤ
ＡＰＴインターフェースは、ＲＤＶＰないしＲＤＶＣイ
ンターフェースと少し異なっている。

次に第３図ではＡＤＡＰＴ型インターフェースの一実施
例が示されている。

（図示していない）ある装置によって、このアダプター
に結合された構成要素からのサービス要求に関して最高
の優先順位が決定され、この順位を表わすデータがレジ
スターＰＲにロードされる。

例えばシステムに三つの優先順位があるとすると、レジ
スターＰＲは二つのビット位置を持つ。

アダプターの操作を制御するマイクロプログラム（図示
していない）から指令を受取ると、レジスターＰＲは、
ラツチＬ１がセットされると同時に、ＣＣＵに対して非
同期的にロードされる。

ラツチＬ１がセットされることは、単にサービス要求（
ＳＥＲＶ ＲＱ）があったことを示すものである。

ＴＤ＝１の場合、Ｌ１の内容はアダプタ・サービス要求
ラッチと呼ばれるラツチＬ２に転送され、そしてレジス
ターＰＲの内容はＡＰと呼ばれるもう一つのレジスター
に転送される。

この実施例では、従来のプロシージャで、ＣＣＵとアダ
プターとのＣＣＵ ＢＵＳを介した信号交換を統御する
ために備えられている。

適当な速度で発生する信号の一つが信号ＴＤとして選択
されていることに注意すべきである。

この場合にはＴＤはＣＣＵから与えられ、そのため刻時
機構を必要とせず、ＡＰの内容が選択操作中に変更され
ないことを保証するための操作を簡単にすることができ
る。

ＣＣＵ ＢＵＳ入出力（Ｖ／Ｏ）制御回線と呼ばれる回
線が低レベルになると、ゲートＡ１が可能となる結果、
アダプターからのサービス要求がＣＣＵに転送される。

ＣＣＵ ＢＵＳをドライブするのに必要な電圧レベルは
、ＤＲと表示された回路から与えられる。

アダプターからのサービス要求（Ｌ２二１）によってゲ
ートＡ２も可能となり、それによってＡＰの内容がＤＥ
Ｃと呼ばれる解読回路に転送される。

この回路は、三つの優先順位に対応する三つの出力回線
を備えており、それらはドライバー（Ｄ１）を介してＰ
Ｒ ＢＵＳ ＣＣに結合されている。

当該アダプターおよびＤ１出力におけるＰＲ ＢＵＳの
内容はＯＲされ、結果データはレシーバーＲ１によって
変形される。

Ｒ１の出力はＤＥＣから与えられたデータとＣ中で論理
的に比較される。

ＤＥＣの出力が当該アダプターと関連する何れかの構成
要素から、ＰＲ ＢＵＳ ＣＣ上にある最高の優先順位
と同じ優先順位をもつサービス要求が出ていることを示
している場合には、Ｃの出力は高レベルとなるＯ Ｃの出力はＬ２の出力によって可能となったゲ一トＡ３
の入力に結合される。

Ａ３の出力は、インバータＩを介してＡＮＤゲートＡ４
に結合される。

Ａ４の第二の入力は、回線を介して受取ったパルスを変
形するためのレシーバーＲ２を経由して、ＡＤＡＰＴイ
ンターフェースの入力側で回線ＳＥＬ ＣＣに結合され
る。

Ａ４の出力は、回路Ｄ２を介してインターフェースの出
力側で回線ＳＥＬ ＣＣをドライブする。

更に、Ｒ２およびＡ３の出力は、Ａ５と呼ばれるもう一
つのＡＮＤゲートの入力に結合される。

Ａ５の出力は、問題とする「ｉ」次のアダプターに関す
る予選択データＰｉを与える。

この出力は、Ａ６と呼ばれるＡＮＤゲートの三つの入力
のうち一つに結合され、残り二つの入力はそれぞれ信号
ＴＡおよびＩＮ４０と呼ばれるいわゆる選択命令信号を
受取る。

選択指令信号は、ＣＣＵから与えられたワードの解読に
よって与えられるもので、それが選択操作を実施できる
状態にあり、従ってアダプターとの通信に利用できるこ
とを示すものである。

このワードは、グループ内の全てのアダプターによって
認識されるが、Ａ６の入力の一つがＡ５の出力に結合さ
れているので、予選択されているアダプターのみがそれ
に対して返答できる。

実際には、後で説明するラツチＳをＡ５とＡ６の間に挿
入してもよい。

あるサブグループ内で「ｉ」次のアダプターを選択する
ために使用される装置の操作は、次のような論理式に支
配される。

この式において、ＡＮＤおよびＯＲの論理機能は、それ
ぞれ点（。

）および符号（＋）で識別される。

（１）ＰＲｉレジスターＰＲ中にロードされた優先順位
。

ロード操作は、（この例では）マイクロプログラムによ
って定められ た速度で実施される。

（２）ＡＰｉ レジスターＡＰの内容 ＡＰｉ＝ＰＲｉ−ＴＤ （３）ＡＰＢ ＰＲ ＢＵＳ ＣＣ上に存在する優先順
位。

ＡＰＢ＝ＡＰ′４＋Ａｐ′ぢ＋ＥＥＥ＋ＡＰ′ｉ＋ＥＥ
Ｅ＋ＡＰ′ｎここでｒｎＪは当該サブグループ中の アダプターの仇（第２図の例ではｎ 二２）レジスターＡＰ中に含まれるデ ータは、ＳＥＲＶ ＲＱ＝１の場合 ＰＲ ＢＵＳ ＣＣ上にのみ配置されているのでＡＰ’
ｊ＝ＡＰｉ・（ＳＥＲＶ ＲＱ）（４）Ｐｉ 予選択条
件 Ｐｉ＝（ＳＥＲＶ ＲＱ）・ＳＩ・（ＡＰ’Ｉ＝ＡＰＢ
）ここでＳＩは、当該アダプターの入力 側における回線ＳＥＬ ＣＣ上の論理レ ベル。

（５）８０ 当該アダプターの出力側における回線ＳＥ
ＬＣＣの論理レベル ＳＯ＝ＳＩ−［ＳＥＲＶ ＲＱ ＋ＳＥＲＶ ＲＱ・（ＡＰｉ＜ＡＰＢ）Ｉ］ここで、Ａ
ＰＢはＡＰ′ζ＋ＡＰ！！＋・・・＋ＡＰ’ｉ＋・・・
ＡＰ’ｎから得られる最高の優先順位に関するもの。

各アダプターは、前記の選択ラソチＳをも備えている。

各予選択サイクルの後に、アダプターの各サブグループ
内で、予選択されたラツチＳは［１ｊ（Ｐｉ二１）にセ
ットされ、その他のラツチＳは「０」にセットされる。

従って、論理回路Ａ３，Ａ４，Ａ５，Ａ６および■の組
合せが、ＡＤＡＰＴＩ中に示されたスイッチＳＷの機能
を実施する。

（第２図参照）ＳＯ＝１の場合、ＳＷは、Ｈ位置にセッ
トされ、Ｐｉ−１の場合はＶ位置にセットされる。

信号ＴＡが高レベルの場合、全てのアダプターはＣＣか
ら送られてくる選択指＋（ＩＮ４０）を解読するが、Ｐ
ｉ＝１（かつＳ−１）のアダプターのみが選択される。

第４図は、ピラミッドの第二段階中のインターフェース
に属する予選択回路を示したものである。

なお第三段階の回路もこれとほぼ同様であることに注意
されたい。

レシーバー（Ｒ３，Ｒ４，Ｒ５）は、インターフェース
に入力された信号を変形するために用いられる。

回路（Ｄ３，Ｄ４，Ｄ５）は、インターフェースの出力
回線をドライブする。

コンパレーターＣ１は、当該のＲＤＶＰインターフエ一
スと関連するアダプターのサブグループからのサービス
要求の優先順位を、第二段階インターフェースの同じサ
ブグループの他のＲＤＶＰによってサーブされる他のア
ダプター・サブグループからの要求の優先順位と比較す
る。

二つのゲート（Ａγ，Ａ８）およびインバーター（■１
）を含む論理セットがスイッチＳＷとして使用され、サ
ービスされるアダプターへの経路を決定する。

この経路は、垂直（ＳＷはＶ位置にセットされる）でも
水平（ＳＷはＨ位置にセットされる）でもよい。

Ｃ１の出力は、最高の優先順位がＰＲ ＢＪＳ ＣＣ上
に存在し、ＰＲ ＢＵＳ ＰＰが等しい場合に高レベル
となる。

ＰＲ ＢＵＳ ＣＣ上の最高の優先順位がＰＲ ＢＵＳ
ＰＰ上の最高の優先順位よりも低い場合には低レベル
となる。

ＰＲ ＢＵＳ ＰＰ上に存在する優先順位は、第二段階
インターフェースの同じサブグループに属するＲＤＶＰ
インターフェースを介して送られてきたサービス要求の
優先順位の、ＯＲ論理機能から生ずる。

従ってそれらは、当該フレーム上に位置するアダプター
を介して送られてきたサービス要求の優先順位と一致す
る。

本発明のシステムの操作を説明するため、ある瞬間に第
２図のアダプターによる要求に関連する最高の優先順位
が以下のようであると仮定しよう。

ＡＤＡＰＴ１：優先順位Ｉ ＡＤＡＰＴ２：優先順位０＊ ＡＤＡＰＴ３：優先順位２＊＊ ＡＤＡＰＴ４：優先順位Ｉ ＡＤＡＰＴ５：優先順位２ ＡＤＡＰＴ６：優先順位Ｉ ＡＤＡＰＴγ：優先順位Ｏ ＡＤＡＰＴ８：優先順位１ 各サブグループは、他のサブグループとは独立にその予
選択操作を実施する。

従って、予選択で第一段階では次のように指定される。

ＡＤＡＰＴ２． ＡＤＡＰＴ４． ＡＤＡＰＴ５． ＡＤＡＰＴγ． 従って、第二段階に転送される優先順位は次のようにな
る。

ＲＤＶＰ１：優先順位０および１． ＲＤＶＰ２：優先順位１および２． ＲＤＶＰ３：優先順位１および２． ＲＤＶＰ４：優先順位０および１． ＊本例で最高の優先順位 ＊＊本例で最低の優先順位 従って、第二段階予選択操作によって指定された、最高
の優先順位をもつインターフェースは、インターフェー
ス・サブグループ（ＲＤＶＰ１，ＲＤＶＰ２）ではＲＤ
ＶＰ１、サブグループ（ＲＤＶＰ３，ＲＤＶＰ４）では
ＲＤＶＰ４となる。

第三段階に転送される最高の優先順位は、ＲＤＶＣ１，
ＲＤＶＣ２共にゼロである。

従って競合が起こる。

しかし、ＲＤｖＣ１の位置の方がＲＤＶＣ２よりも回線
ＳＥＬ ＣＨ上でより下流側にあるので、ＲＤＶＣＩは
、そのスイッチＳＷをＶ位置にセットし、最初にサービ
スされる。

従って最初にサービスされるアダプターＡＤＡＰＴ２へ
のＣＣＵ ＢＵＳの経路は、ＲＤｖＣ１およびＲＤＶＰ
２の経由となる。

ＡＤＡＰＴ２はアダプターＡＤＡＰＴ１〜ＡＤＡＰＴ８
を逐次サーブする単一予選択システムを使用した場合に
もサービスされるが、その場合には、ＣＣＵ ＢＵＳか
らそのアダプターへの経路はより長くなるはずである。

【図面の簡単な説明】

第１図はテレプロセシング・システムの構成図、第２図
は本発明に基づくインターフェースの配置方法を示す図
、第３図および第４図は第２図のインターフェース回路
の実施例を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 優先順位が異なるサービスを要求しつる複数の装置
   と中央演算処理装置との間に複数のインターフェース回
   路をピラミッド段階状に配設し、各．ピラミッド段階を
   構成するインターフェース回路を該段階に応じた数のサ
   ブグループに分割して成るデータ処理システムにおいて
   、 所与の前記装置から受取られるサービス要求の優先順位
   信号を最下位のピラミッド段階から最上位のピラミッド
   段階へ伝播するように、各サブグループ中のインターフ
   ェース回路を相互接続する優先バスと、各サブグループ
   の優先バスを当該サブグループより１段階上位のサブグ
   ループに関連する優先バスへ結合する手段とを備え、 また前記中央演算処理装置の母線に受取られる信号を最
   上位のピラミッド段階から最下位のピラミッド段階へ伝
   播するように、各サブグループの予定のインターフェー
   ス回路に設けられたスイッチ手段の入力を前記母線又は
   当該サブグループより１段階上位のサブグループに関連
   する予定のスイッチ手段の垂直接点へ結合する垂直選択
   線と、各サブグループ中のインターフェース回路をそれ
   ぞれのスイッチ手段の水平接点を介して相互接続する水
   平選択線とを備え、 各サブグループごとにその各インターフェース回路に関
   連する優先順位信号と前記優先バス上の優先順位信号を
   比較して各サブグループで最高の優先順位信号を有する
   １つのインターフェース回路を非同期的に予選択し、そ
   の結果に応じて該インターフェース回路のスイッチ手段
   を垂直接点側に切換えるようにしたことを特徴とするイ
   ンターフェース回路の選択システム。