JPS586236B2 - プログラマブルリ−ドオンリメモリ回路 - Google Patents

Description

【発明の詳細な説明】 本発明はプログラマブルリードオンリメモリ回路に関し
特に、トランジスタとツエナーダイオードとを構成単位
とするプログラマブルリードオンリメモリ（以下Ｐ−Ｒ
ＯＭ）回路に関するものである。

従来、この種のＰ−ＲＯＭは、第１図に示す如く、互い
に逆方向となる様に、直列接続された２つのダイオード
１０，２０を構成単位とするダイオードマトリクス構造
をしており、この２つのダイオードのうち一方を短絡破
壊させることにより、書き込みを行うものであり、例え
ば、書込用の行線３０と、列線４０とに電圧を印加し逆
バイアスされた一方のダイオード１０又は２０を短絡し
て行う。

更に、次段を駆動するために、ドライブ用のトランジス
タを必要とする。

かかる構造においては、書き込まれた情報を読み出すた
めの入力電圧は、順方向接続のダイオードおよびドライ
ブ用トランジスタのベースエミツタ接合を同時に導通さ
せるに十分なレベルが要求されるため、例えば単体の水
銀電池等の電圧の低い電源のもとで、作動させることは
非常に困難である。

本発明の目的は、低電源で動作可能でかつ構成素子数の
少いＰ−ＲＯＭ回路を提供することである。

本発明のＰ−ＲＯＭ回路は、トランジスタと、ツエナー
ダイオードを用いて構成され、これ等によりトランジス
タマトリクスを構成し、従来のＰ−ＲＯＭの有する前述
の如き欠点を解決したもので、従来のＰ−ＲＯＭにおい
ては、作動し得ない様な低い電源電圧においても、十分
作動することを可能としたものである。

第２図は、本発明によるＰ−ＲＯＭ回路の１記憶単位（
単位メモリセル）の回路例を示している。

以下第２図に従って、本発明の詳細を説明する。

トランジスタ１のベース端子は、ツエナーダイオード２
を介して、入力端子３に接続され、トランジスタ１のコ
レクタ端子は、出力端子６に接続され、更に、負荷抵抗
４を介して電源端子５に接続されている。

又、トランジスタ１のエミツタ端子は、抵抗７を介して
、接地されている。

プログラムの書き込みは、入力端子３より出力端子６へ
適当な大きさの書き込み電流をプログラムの内容に応じ
て選択的に流し、ツエナーダイオード２を選択的に短絡
破壊することにより行う。

このとき、他の全ての端子は開放とする。

書き込み電流は、同時に、トランジスタ１のコレクタベ
ース接合も流れるが、この接合では、順方向となるので
、書き込き電流による電力の発生は少なく、接合の破壊
は行われない。

抵抗７は、書き込み電流が、不要な部分へ漏洩するのを
防ぐ働きをする。

いま、電源端子５に適当な電源電圧を印加しておき、入
力端子３に、他の電圧を印加した場合を考える。

このとき、もし、情報の内容によりツエナーダイオード
への書き込みがないものと仮定すると、入力端子３の電
圧Ｖ３が、ツエナーダイオード２の降服電圧Ｖｚと、ト
ランジスタ１０ベース エミツタ間の順方向電圧ＶＢＥ
との和を越えない限り、トランジスタ１は導通しない
で、端子６は高いレベルに留まる。

次に、情報の内容により、ツエナーダイオードへの書き
込みが、行なわれ、したがって、ツエナーダイオード２
が、短絡破壊されているものと仮定すると、この場合に
は、入力端子３の電圧ｖ３が、トランジスタ１０ベース
エミツタ間順方向電圧ＶＢＥ を越えると、トランジ
スタ１が導通となり、したがって、端子６が低いレベル
となる。

換言すれば入力端子３にトランジスタ１０ベースエミツ
タ間の順方向電圧ＶＢＥ をわずかに越える電圧を印加
した場合、ツエナーダイオード２が選択的に短絡破壊さ
れている場合には出力端子６から低いレベルが得られ、
短絡破壊されていないときには出力端子６から高いレベ
ルが得られる。

このことは、必要とする出力情報をツエナーダイオード
２の短絡破壊を選択的に行うことにより記憶することを
意味している。

トランジスタが、導通しているとき、トランジスタ１は
、その電流増幅作用により、出力端子６より、次段を駆
動するに十分な電流を引き込むことができ、もはや、他
にドライブ用トランジスタな必要としない。

以上のことより明らかな如く、本発明においては、情報
の読み出しに必要とされる電源電圧は、ペース エミツ
タ間の順方向電圧ＶＢＥ をわずかに越えるレベルで良
く、これは前述の如き低い電源電圧においても十分作動
するレベルである。

第３図には上記の如きＰ −ＲＯＭの構成単位を横に２
行、縦に２行配置し、２×２ビットのトランジスタマト
リクスのＰ−ＲＯＭ回路の構成例を示したもので、情報
に応じて、４ケのツエナーダイオードを選択的に短絡破
壊することにより、２ビット入力、２ビット出力のＰ−
ＲＯＭが得られる。

又、必要に応じて、行、列の数は増減できることは明ら
かである。

【図面の簡単な説明】

第１図は従来のダイオードマトリクスＰ−ＲＯＭ回路、
第２図は本発明の一実施例回路、第３図は本発明による
トランジスタマトリクス実施例を示す。 図において、１はトランジスタ、２はツエナーダイオー
ド、３は入力端子、４は負荷抵抗、５は電源端子、６は
出力端子、７は書き込み電流漏洩防止抵抗である。

Claims (1)

【特許請求の範囲】
1. １ エミツタ端子を直接、あるいは、第１の抵抗を介し
   て接地されたトランジスタと、該トランジスタのベース
   端子に、１端子を接続されたツエナーダイオードと、前
   記トランジスタのコレクタ端子に１端を接続された第２
   の抵抗とを有し、前記第２の抵抗の他端子に所定の電圧
   を与え、前記ツエナーダイオードの他端子を入力端子、
   前記トランジスタのコレクタ端子を出力端子とする回路
   を単位メモリセルとしたことを特徴とするプログラマブ
   ルリードオンリメモリ回路。