JPS588240B2 - サンソウユウドウデンドウキ ノ セイギヨソウチ - Google Patents
サンソウユウドウデンドウキ ノ セイギヨソウチInfo
- Publication number
- JPS588240B2 JPS588240B2 JP47114676A JP11467672A JPS588240B2 JP S588240 B2 JPS588240 B2 JP S588240B2 JP 47114676 A JP47114676 A JP 47114676A JP 11467672 A JP11467672 A JP 11467672A JP S588240 B2 JPS588240 B2 JP S588240B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- signal
- section
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】
3個の電気弁を輪状に接続し、これら電気弁の各接続点
と三相交流電源の各相との間に三和誘導電動機の1次巻
線の各相を接続して、電気弁の導通角を制御し、三相誘
導電動機を速度制御することが行われている。
と三相交流電源の各相との間に三和誘導電動機の1次巻
線の各相を接続して、電気弁の導通角を制御し、三相誘
導電動機を速度制御することが行われている。
しかし従来提案されたものは三和誘導電動機に入る周波
数を変えるものではなく、一種の電圧制御をしているに
すぎない。
数を変えるものではなく、一種の電圧制御をしているに
すぎない。
従って同期速度は1つである。
これによると低速時に於ける効率が非常に悪く、その上
運転特性も不安定である。
運転特性も不安定である。
本発明はこのような点に鑑み成されたものであって、そ
の主な目的とするところは、主回路的には、従来の前記
した回路と同じであるにもかかわらず電気弁制御手段に
工夫を施すことに依り同期速度を少くとも2段に変える
ことのできる三相誘導電動機の制御装置を構成すること
にある。
の主な目的とするところは、主回路的には、従来の前記
した回路と同じであるにもかかわらず電気弁制御手段に
工夫を施すことに依り同期速度を少くとも2段に変える
ことのできる三相誘導電動機の制御装置を構成すること
にある。
本発明の他の目的は必要に応じ前記した同期速度の制御
に電圧制御を組み合せることにより、従来のものに比べ
低速時に於いて効率の良い、そして安定な運転をするこ
とのできる三相誘導電動機の制御装置を構成することに
ある。
に電圧制御を組み合せることにより、従来のものに比べ
低速時に於いて効率の良い、そして安定な運転をするこ
とのできる三相誘導電動機の制御装置を構成することに
ある。
本発明の更に他の目的及びこれに伴なう効果は以下の説
明から容易に理解できるであろう。
明から容易に理解できるであろう。
まず、本発明の原理を第1図、第2図を参照しながら説
明する。
明する。
電気弁としてサイリスタ1,2,3を用い、これ等3個
を輪状に接続する。
を輪状に接続する。
これ等の接続点4,5,6と三相交流電源の各相R,S
,Tとの間に三相誘導電動機701次巻線の各相U,V
,Wを接続する。
,Tとの間に三相誘導電動機701次巻線の各相U,V
,Wを接続する。
ここで、R−S間の電圧、S−T間の電圧、T=R間の
電圧が夫々第2図に示すものであったとする。
電圧が夫々第2図に示すものであったとする。
そしてR−S間の電圧がサイリスタ1に対して順方向で
あるときに同期信号を得、これをSrsとする。
あるときに同期信号を得、これをSrsとする。
またS−T間の電圧がサイリスタ2に対して順方向であ
るときに同期信号を得、これをSstとする。
るときに同期信号を得、これをSstとする。
更にT−R間の電圧がサイリスタ3に対して順方向であ
るとき同期信号を得、これをStrとする。
るとき同期信号を得、これをStrとする。
これ等同期信号Srs,Sst,Strの夫々の同期信
号を全部まとめ発生順にS1、S2、S3・・・・・・
なる番号をつける。
号を全部まとめ発生順にS1、S2、S3・・・・・・
なる番号をつける。
そして毎同期信号毎夫々対応するサイリスタ(すなわち
S1、S4、S7・・・・・・のときサイリスタ1に、
S2、S5、S8・・・・・・のときサイリスタ2に、
そしてS3、S6、S9・・・・・・のときサイリスタ
3)に点弧信号を与えれば電動機Iの相回転方向はU,
v,Wの順になり、電動機7の回転磁界は矢印8の方向
へ回転する。
S1、S4、S7・・・・・・のときサイリスタ1に、
S2、S5、S8・・・・・・のときサイリスタ2に、
そしてS3、S6、S9・・・・・・のときサイリスタ
3)に点弧信号を与えれば電動機Iの相回転方向はU,
v,Wの順になり、電動機7の回転磁界は矢印8の方向
へ回転する。
このときの同期速度Nsは120/PXf(r,p,m
)となる。
)となる。
(但しfは電源の周波数〔HZ〕、Pは電動機7の極数
である。
である。
)次に同期信号3つ飛ばし毎、すなわちS1、S5、S
9、S13、S17、S21・・・・・・のとき夫々対
応するサイリスタ1〜3に点弧信号を与えた場合につい
て考えてみよう。
9、S13、S17、S21・・・・・・のとき夫々対
応するサイリスタ1〜3に点弧信号を与えた場合につい
て考えてみよう。
この場合にも電動機7の相回転方向はU,V,Wの順に
なり、電動機7は矢印8の方向へ回転することが分る。
なり、電動機7は矢印8の方向へ回転することが分る。
そしてこのときの同期速度Nsは120/PXf/4〔
r.p.m〕となることが分る。
r.p.m〕となることが分る。
このように考えてみると一般式で
(3k+1)(m−1)+1−−(1)
(但しkは0及び正の整数をとる変数であり同期速度N
sを決定する数である。
sを決定する数である。
kの値が大きいほど同期速度Nsは小さくなる。
またmは正の連続した整数である。
)なる番号の同期信号が出ているときに夫々対応するサ
イリスタ1〜3に点弧信号を与えれば電動機7は矢印8
の方向に回転することが分る。
イリスタ1〜3に点弧信号を与えれば電動機7は矢印8
の方向に回転することが分る。
ここで最初に点弧されるサイリスタはかならずしも1で
なくても良い。
なくても良い。
どこから点弧を始めても点弧間隔と順序とを正しく守れ
ば良いことは明らかである。
ば良いことは明らかである。
このように考えるとA(1)式は
m(3k+1)・・・・・・・・・・・・・・・・・・
・・・(2)と簡単になる。
・・・(2)と簡単になる。
以上から明らかなようにこれは電動機の周波数制御であ
る。
る。
従って主回路的には従来の回路と全く同じであるにもか
かわらず、電気弁制御手段に工夫を施すことに依り、同
期速度を変えられることが分る。
かわらず、電気弁制御手段に工夫を施すことに依り、同
期速度を変えられることが分る。
また上記した周波数制御だけでは、運転速度は段階的変
速になるが従来から行っていた電圧制御と組み合せれば
無段速度制御を行えることが分る。
速になるが従来から行っていた電圧制御と組み合せれば
無段速度制御を行えることが分る。
以下第3図ないし第9図に示す実施例について説明する
。
。
第3図に於いて7は前記したように速度制御の対象であ
る三相誘導電動機であり、これの1次巻線の各相U,V
,Wは第1図に示したように接続する。
る三相誘導電動機であり、これの1次巻線の各相U,V
,Wは第1図に示したように接続する。
9は速度指令手段、10は電気弁制御手段である。
電気弁制御千段10は電気弁としてのサイリスタ1〜3
を接続した電源のR−S,S−T、T−R間電圧がサイ
リスク1〜3の夫々に対して順方向であるときに同期信
号Srs,Sst,Strを発生する同期信号発生部1
1を含んでいる。
を接続した電源のR−S,S−T、T−R間電圧がサイ
リスク1〜3の夫々に対して順方向であるときに同期信
号Srs,Sst,Strを発生する同期信号発生部1
1を含んでいる。
そして速度指令千段9の出力に基きサイリスク1〜3を
同期信号発生部11の出力がある度毎及び全同期信号を
発生順にみて同期信号3つ飛ばし毎に制御し、電動機7
の同期速度を少くとも2段に制御する。
同期信号発生部11の出力がある度毎及び全同期信号を
発生順にみて同期信号3つ飛ばし毎に制御し、電動機7
の同期速度を少くとも2段に制御する。
なおLoは負荷である。速度指令千段9は電源12とこ
れを分圧するポテンショメータ13に依って構成するこ
とができる。
れを分圧するポテンショメータ13に依って構成するこ
とができる。
電気弁制御手段10は次のように構成することができる
。
。
電動機7の軸に速度発電機14を連結する。
これの出力を整流平滑部15で整流し、平滑する。
そしてその出力と速度指令千段9の出力との差を増幅部
16で増幅する。
16で増幅する。
更に増幅部16の出力をあとで説明する。
間引き部17の出力が無いときだけ位相部18へ送り、
ここで積分する。
ここで積分する。
そしてその積分値が一定値に達したときだけサイリスタ
1〜3に点弧信号を与え、電動機7を制御するようにす
る。
1〜3に点弧信号を与え、電動機7を制御するようにす
る。
間引き部17の出力が有るときには、増幅部16の出力
は位相部18へ入れないで側路部19を通してアースし
てしまうようにする。
は位相部18へ入れないで側路部19を通してアースし
てしまうようにする。
間引き部17の説明に入る前に間引き部17の間引き間
隔を指令する間引き間隔指令部20について説明する。
隔を指令する間引き間隔指令部20について説明する。
間引き間隔指令部20は速度指令手段9の動作に関連し
、間引き間隔指令信号を作るようにする。
、間引き間隔指令信号を作るようにする。
この実施例では速度指令千段9の出力Vaに対し間引き
間隔指令部20の出力Vdは第4図に示すような関係に
あるものを使用する例が示してある。
間隔指令部20の出力Vdは第4図に示すような関係に
あるものを使用する例が示してある。
これは一種のアナログーディジタル変換器である。
すなわち速度指令千段9の出力がV1より小さい場合に
は間引き間隔指令部20はデイジタル信号の7を意味す
る信号を出し、V1を越えV2までである場合には4を
意味する信号を出し、V2を越える場合には1を意味す
る信号を出すようにする。
は間引き間隔指令部20はデイジタル信号の7を意味す
る信号を出し、V1を越えV2までである場合には4を
意味する信号を出し、V2を越える場合には1を意味す
る信号を出すようにする。
このような間引き指令部20の具体例が第5図に示して
ある。
ある。
すなわち3つの導電板21,22,23を、夫々相互間
を絶縁して設ける。
を絶縁して設ける。
この導電板21,22,230上を摺動するブラツシ2
4を設け、これを速度指令千段9のブラツシ25と連動
させるようにする。
4を設け、これを速度指令千段9のブラツシ25と連動
させるようにする。
そして速度指令千段9の出力がv1より小さいときには
ブラツシ24は導電板21上に、■1を越え■2より小
さい場合には導電板22上に、V2を越える場合には2
3上にあるようにする。
ブラツシ24は導電板21上に、■1を越え■2より小
さい場合には導電板22上に、V2を越える場合には2
3上にあるようにする。
更に導電板21,22,23とブラツシ24との間に電
源26と継電器27,28,29とを夫々直列に接続す
る。
源26と継電器27,28,29とを夫々直列に接続す
る。
また夫々出力を1、4、7に設定したデイジタルスイッ
チ30,31,32を用意し、この出力端子と、間引き
部17との間に継電器27,28,29の付勢時閉路接
点27a,28a,29aを夫々接続する。
チ30,31,32を用意し、この出力端子と、間引き
部17との間に継電器27,28,29の付勢時閉路接
点27a,28a,29aを夫々接続する。
(2進で10進の7を表示するには3桁必要であるから
27a,28a,29aは夫々3個づつあるものと考え
られたい。
27a,28a,29aは夫々3個づつあるものと考え
られたい。
)間引き部17の具体例が第6図に示してある。
以下これについて説明する。
同期信号発生部11の出力Srs,Sst,Strを夫
々微分回路33,34.35にかけ、更に整流器36,
37,38を通して夫々の同期信号Srs,Sst,S
trの立ち上り部分の信号36’,37’,38′を得
る。
々微分回路33,34.35にかけ、更に整流器36,
37,38を通して夫々の同期信号Srs,Sst,S
trの立ち上り部分の信号36’,37’,38′を得
る。
(第8図参照)信号36’,37’,38′を論理和回
路OR(以下単にORと称す)で論理演算しOR’を得
る。
路OR(以下単にORと称す)で論理演算しOR’を得
る。
ORの出力をカウンタ39の入力端子に接続する。
一方カウンタ39のセット端子には間引き間隔指令部2
0の出力端子を接続する。
0の出力端子を接続する。
カウンタ39の出力と整流器36,37,38の出力と
を夫々論理積回路AND1,AND2,AND3(以下
論理積回路はANDに数字を添えて表わす)で論理演算
するようにする。
を夫々論理積回路AND1,AND2,AND3(以下
論理積回路はANDに数字を添えて表わす)で論理演算
するようにする。
AND1tAND2,AND3の出力端子をノリツプフ
ロツプFF1,FF2,FF3(以下フリツプフロツプ
FFに数字を添えて表わす)の入力端子に接続する。
ロツプFF1,FF2,FF3(以下フリツプフロツプ
FFに数字を添えて表わす)の入力端子に接続する。
また同期信号Srs,Sst,Strを夫々FF1〜F
F3のクリア端子に与えFF1〜FF3を同期信号Sr
s,Sst,Strの立ち下り信号でクリアするように
する。
F3のクリア端子に与えFF1〜FF3を同期信号Sr
s,Sst,Strの立ち下り信号でクリアするように
する。
更にFF1〜FF3の出力を否定回路NOT1〜NOT
3(以下否定回路はNOTに数字を添えて表わす)で反
転する。
3(以下否定回路はNOTに数字を添えて表わす)で反
転する。
そしてその出力を側路部19に与える。
なおカウンタ39は、これの出力を遅延回路40で遅延
させ、その出力でリセットするようにする。
させ、その出力でリセットするようにする。
遅延時間は、同期信号Srsの周期の1/3より小さく
する必要がある。
する必要がある。
側路部19はNOT1〜NOT3の出力端子にベースを
接続した3個のトランジスタ41〜43で構成してあり
、これ等トランジスタ41〜43のエミツタは共通に接
続しアースする。
接続した3個のトランジスタ41〜43で構成してあり
、これ等トランジスタ41〜43のエミツタは共通に接
続しアースする。
第7図は位相部18の具体例である。
ここでは1相分しか示してないが、同様に構成したもの
が他に2つある。
が他に2つある。
すなわちトランジスタ41のコレクタとアース間にコン
デンサ44を接続する。
デンサ44を接続する。
そしてこのコンデンサ44を増幅部16の出力で充電す
るようにする。
るようにする。
コンデンサ44はダブルベーストランジスタ45のエミ
ツタと片方のベース間に接続する。
ツタと片方のベース間に接続する。
また同期信号Srsをダブルベーストランジスタ450
ベース間に与える。
ベース間に与える。
ダブルベーストランジスタ45の片方のベースとアース
間にパルストランス46を接続し、パルストランジスタ
46の出力でサイリスタ1を制御するようにする。
間にパルストランス46を接続し、パルストランジスタ
46の出力でサイリスタ1を制御するようにする。
なお47〜51は抵抗、52はダイオードである。
次に上記のように構成したものの動作について説明する
。
。
まず速度指令手段9の出力がv2より大きい場合につい
て第8図を参照しながら説明する。
て第8図を参照しながら説明する。
この場合にはブラツシ24は導電板23上にある。
従って継電器29が付勢状態にあり、他の継電器27,
28は付勢状態にない。
28は付勢状態にない。
従って接点29aが閉じており、他27a,28aは開
いている。
いている。
従ってカウンタ39のセット端子には間引き間隔指令部
20からデイジタル信号で10進数の1を示す信号が入
っている。
20からデイジタル信号で10進数の1を示す信号が入
っている。
その結果カウンタ39はORから信号が入る毎に39′
として示すように信号を出すことになる。
として示すように信号を出すことになる。
(第8図に於げる同期信号Srs,Sst,Strや整
流器の出力36′〜38′及びORの出力OR’につい
ては前に説明したのでここでは説明を省く。
流器の出力36′〜38′及びORの出力OR’につい
ては前に説明したのでここでは説明を省く。
)カウンタ39の出力39′はAND1〜AND3で夫
々36′〜38′と論理演算される。
々36′〜38′と論理演算される。
その結果夫々AND1’,AND2’,AND3’に示
す出力が得られる。
す出力が得られる。
これは36′〜38′と同一である。この信号がFF1
〜FF3に入ると夫々その出力はFF1’〜FF3′に
示すようになる。
〜FF3に入ると夫々その出力はFF1’〜FF3′に
示すようになる。
つまりAND1〜AND3から信号が入ったときにFF
,〜FF3は夫々反転し、同期信号Srs,Sst,S
trの立ち下り信号に依って更に反転し、もとへ戻る。
,〜FF3は夫々反転し、同期信号Srs,Sst,S
trの立ち下り信号に依って更に反転し、もとへ戻る。
FF,’〜FF3′はNOT1〜NOT3に依って反転
され夫々NOT,’−NOT3’に示すような信号にな
る。
され夫々NOT,’−NOT3’に示すような信号にな
る。
従ってNOT1の信号が有るときには増幅部16の出力
はトランジスタ41に依ってアースされてしまい、その
結果コンデンサ44は増幅部16の出力を積分し得ない
。
はトランジスタ41に依ってアースされてしまい、その
結果コンデンサ44は増幅部16の出力を積分し得ない
。
従ってこのときはサイリスタ1には点弧信号は入らない
。
。
NOT1の信号が無いとコンデンサ44は増幅部16の
出力を積分する。
出力を積分する。
そしてその値が一定値以上になるとダブルベーストラン
ジスタ45はターンオンし、その結果サイリスタ1は導
通する。
ジスタ45はターンオンし、その結果サイリスタ1は導
通する。
NOT2の出力とサイリスタ2の関係、NOT3の出力
とサイリスタ3の関係は上記の説明から容易に推考でき
るので説明を省略する。
とサイリスタ3の関係は上記の説明から容易に推考でき
るので説明を省略する。
以上の説明から明らかなように間引き間隔指令部20の
出力が1のときは位相部18は同期信号Srs,Sst
,Strが出る度に増幅部16の出力を積分する。
出力が1のときは位相部18は同期信号Srs,Sst
,Strが出る度に増幅部16の出力を積分する。
そのため電動機7の同期速度は120/PXfとなるこ
とが分る。
とが分る。
なおカウンタ39は遅延回路40の出力40′に依って
リセットされる。
リセットされる。
次に速度指令千段9の出力がv1より太き<v2よりは
小さい場合について第9図を参照しながら説明する。
小さい場合について第9図を参照しながら説明する。
この場合にはブラッシ24は導電板22上にある。
従って継電器28が付勢状態により、他の継電器27.
29は付勢状態にない。
29は付勢状態にない。
従って接点28aが閉じており、他27a,29aは開
いている。
いている。
従ってカウンタ39のセット端子には間引き間隔指令部
20からデイジタル信号で10進数の4を示す信号が入
っている。
20からデイジタル信号で10進数の4を示す信号が入
っている。
その結果カウンタ39はORから4つ信号が入る毎に3
9“とじて示すように信号を出すことになる。
9“とじて示すように信号を出すことになる。
カウンタ39の出力39″はAND1〜AND3で夫々
36′〜38′と論理演算される。
36′〜38′と論理演算される。
その結果夫夫AND1″−AND3″に示す出力が得ら
れる。
れる。
この信号がFF1〜FF3に入ると、その出力は夫々p
pr/−FF3′に示すようになる。
pr/−FF3′に示すようになる。
信号FF1″〜Fpj/はNOT1〜NOT3に依って
反転され、夫々NOT1″〜NOTl′に示すような信
号になる。
反転され、夫々NOT1″〜NOTl′に示すような信
号になる。
つまりNOT,″〜NOTl′は夫々同期信号Srs,
Sst,Str3つ飛ばし毎に信号がなくなる。
Sst,Str3つ飛ばし毎に信号がなくなる。
そしてNOTr′,NOT2′,NOT3l相互間は同
期信号の1サイクルを360°として考えれば480°
づつ位相がづれている。
期信号の1サイクルを360°として考えれば480°
づつ位相がづれている。
従って位相部18は4つの同期信号が入るごとに1回だ
け増幅部16の出力を受け、これを積分することになる
。
け増幅部16の出力を受け、これを積分することになる
。
この積分値が一定値以上になると点弧信号を発し、サイ
リスタ1〜3を制御することになる。
リスタ1〜3を制御することになる。
以上の説明から明らかなようにこの場合は電動機7の同
期速度は120/PXf/4となる。
期速度は120/PXf/4となる。
なお40′ま遅延回路40の出力でありカウンタ39の
リセット信号である。
リセット信号である。
速度指令信号9の出力がv1より小さい場合の動作は以
上の説明から容易に類推できるので詳細説明は省略する
が、この場合の電動機1の同期速度は120/PXf/
7となる。
上の説明から容易に類推できるので詳細説明は省略する
が、この場合の電動機1の同期速度は120/PXf/
7となる。
第10図、第12図は本発明の異なる実施例であり、電
動機7の同期速度を2段に変えられるようにした場合の
例である。
動機7の同期速度を2段に変えられるようにした場合の
例である。
以下これについて説明する。
第10図には同期信号発生部11、間引き部17、側路
部19及び間引き間隔指令部20が示してある。
部19及び間引き間隔指令部20が示してある。
FF4〜FF9はJ−Kフリップフロシプであって、こ
れの真理値表は第11図に示す通りである。
れの真理値表は第11図に示す通りである。
すなわち入力端子JとKが共にL(Lは2進数の1つの
状態を示す記号であり2進数の00状態を表わす。
状態を示す記号であり2進数の00状態を表わす。
Lの逆、つまり2進数の1はHで表わす)である場合に
はクロツク端子Crにクロツク信号が入っても出力端子
Q及びQはもとの状態を持続する。
はクロツク端子Crにクロツク信号が入っても出力端子
Q及びQはもとの状態を持続する。
JがK,KがHの場合にクロツク信号が入ると出力端子
QがLになりQはHとなる。
QがLになりQはHとなる。
JがH,KがLの場合にクロツク信号が入ると出力端子
QがH,QがLになる。
QがH,QがLになる。
JとKが共にHの場合にクロツク信号が入ると出力端子
Q及びQの出力は反転する。
Q及びQの出力は反転する。
FF4の入力端子JとK及びクロツク端子Crに同期信
号Srsを与えるようにする。
号Srsを与えるようにする。
FF4の出力端子QをFF7の入力端子J,K及びクロ
ツク端子Crに接続する。
ツク端子Crに接続する。
FF4の出力端子互の出力とFF7の出力端子Qの出力
をAND4で論理演算するようにし、その出力をNOT
4で反転する。
をAND4で論理演算するようにし、その出力をNOT
4で反転する。
そしてNOT4の出力をトランジスタ41のベースに接
続Xる。
続Xる。
FF5の入力端子J,KKFF4の出力端子Q,Qを、
FF6の入力端子J,KにFF5の出力端子Q,Qを、
FF8の入力端子J,KKFF7の出力端子Q,Qを、
そしてFF9の入力端子J,KにFF8の出力端子Q,
Qを夫々接続する。
FF6の入力端子J,KにFF5の出力端子Q,Qを、
FF8の入力端子J,KKFF7の出力端子Q,Qを、
そしてFF9の入力端子J,KにFF8の出力端子Q,
Qを夫々接続する。
FF5のクロツク端子Crに同期信号SstをFF6の
クロツク端子Crに同期信号Strを与えるようにする
。
クロツク端子Crに同期信号Strを与えるようにする
。
FF8のクロツク端子CrにFF5の出力端子Qを、F
F9のクロツク端子CrにFF6の出力端子Qを接続す
る。
F9のクロツク端子CrにFF6の出力端子Qを接続す
る。
FF5の出力端子Qの出力とFF8の出力端子Qの出力
とをAND5で論理演算する。
とをAND5で論理演算する。
そしてAND5の出力をNOT5で反転し、その出力を
トランジスタ42のベースに与える。
トランジスタ42のベースに与える。
FF6の出力端子Qの出力とFF9の出力端子Qの出力
とをAND6で論理演算しその出力をNOT6で反転す
る。
とをAND6で論理演算しその出力をNOT6で反転す
る。
そしてNOT6の出力をトランジスタ430ベースに接
続する。
続する。
トランジスタ41〜43は側路部19を形成するもので
あり、これは第6図に示したものと全く同一である。
あり、これは第6図に示したものと全く同一である。
間引き間隔指令部20は速度指令千段9の出力を得げる
。
。
そしてその出力をゼエナーダイオード53とトランジス
タ54のエミツタベース間で受ける。
タ54のエミツタベース間で受ける。
トランジスタ54のコレクタはダイオード55〜57を
介してNOT4〜NOT6の出力端子に夫々接続する。
介してNOT4〜NOT6の出力端子に夫々接続する。
そして速度指令手段9の出力が一定値より小さいときに
はゼエナーダイオード53は導通しないが一定値より大
きくなるとゼエナーダイオード53を導通させ,トラン
ジスタ54を導通させて側路部19が働かなくなるよう
にする。
はゼエナーダイオード53は導通しないが一定値より大
きくなるとゼエナーダイオード53を導通させ,トラン
ジスタ54を導通させて側路部19が働かなくなるよう
にする。
次に上記のように構成したものの動作について説明する
。
。
まず速度指令千段9の出力が大きくゼエナーダイオード
53が導通状態にある場合について説明する。
53が導通状態にある場合について説明する。
この場合にはトランジスタ54が導通状態にあるためN
OT4〜NOT6の出力は常にアースされてしまう。
OT4〜NOT6の出力は常にアースされてしまう。
従って側路部19は増幅部16の出力を全く側路し得な
い。
い。
従って増幅部16の出力は常に位相部18に入る。
従って位相部18は同期信号発生部11から同期信号が
入る度に増幅部16の出力を積分する。
入る度に増幅部16の出力を積分する。
そしてその値が一定値以上になると点弧信号を出しサイ
リスタ1〜3を制御する。
リスタ1〜3を制御する。
従って電動機7の同期速度は120/P×fである。
速度指令手段9の出力が小さくゼエナーダイオード53
を導通状態にし得ないときの動作を第12図を参照しな
がら説明する。
を導通状態にし得ないときの動作を第12図を参照しな
がら説明する。
いま初期条件としてFF4〜FF9の出力端子QがLで
QがHであったとする。
QがHであったとする。
FF4のJ,K端子及びクロツク端子Crに時点t1で
同期信号Srsが入るとFF4は反転し出力端子QがH
,QがLどなる。
同期信号Srsが入るとFF4は反転し出力端子QがH
,QがLどなる。
FF4は時点t4で新しい同期信号SrSが入るまでこ
の状態を持続し、その後反転する。
の状態を持続し、その後反転する。
そして結局は、同期信号Srsが2つ入る毎にa′で示
すように反転を繰り返す。
すように反転を繰り返す。
またFF7は時点t1で端子QがHになりQがLになる
。
。
そして時点t7でFF4の出力a′を受けて反転する。
そして結局FF4の出力端子Qの出力はFF4の出力端
子Qの信号a′が2つ入るごとにC′で示すように反転
を繰り返す。
子Qの信号a′が2つ入るごとにC′で示すように反転
を繰り返す。
b/,d/は夫々FF4,FF7の出力端子Qの出力信
号である。
号である。
AND4でb′とC′の信号は論理演算されe′に示す
ような信号になる。
ような信号になる。
信号e/がNOT4で反転されf′に示すような信号に
なる。
なる。
またFF5は時点t2で同期信号Sstを受け反転する
。
。
そして端子QがH,QがLとなる。この状態はt5まで
続き、t5で再び同期信号Sstを受け反転する。
続き、t5で再び同期信号Sstを受け反転する。
そして結局FF5の出力端子Qの出力はg′に示すよう
に同期信号Sstが2つ入る毎に反転を繰り返す。
に同期信号Sstが2つ入る毎に反転を繰り返す。
FF5の出力端子Qの出力はh′に示すようになる。
FF8は時点t5でh′の信号を受けて反転する。
そしてこの状態をt11まで持続し、このときh′の2
つの目の信号を受けて反転する。
つの目の信号を受けて反転する。
そして結局はFF8の出力端子Qの出力は1/に示すよ
うに信号h′が2つ入る毎に反転を繰り返す。
うに信号h′が2つ入る毎に反転を繰り返す。
g′とi′はAND5で論埋演算されk′に示すように
なる。
なる。
VはNoT5で反転され1′に示すようになる。
jlはFF8の出力端子φの出力である。FF6は時点
t3で同期信号Strを受けて反転し、端子QがHにな
りQがLになる。
t3で同期信号Strを受けて反転し、端子QがHにな
りQがLになる。
この状態は時点t6まで続き、このとき再び同期信号S
trを受けて反転する。
trを受けて反転する。
そして結局FF6の出力端子Qの出力はm′に示すよう
に同期信号Strが2つ入る毎に反転を繰り返す。
に同期信号Strが2つ入る毎に反転を繰り返す。
FF6の出力端子Qの出力はn′に示すようになる。
FF9は時点t6信号n′を受け反転する。
そしてQがH,QがLとなる。
この状態はtl2まで続き、ここで再び信号n′を受け
て反転する。
て反転する。
そして結局出力端子Qの出力は信号n′が2つ入る毎に
反転を繰り返し0′に示すようになる。
反転を繰り返し0′に示すようになる。
p4まFF,の出力端子Qの出力である。
出力nとpはAND6で論理演算されg′に示すように
なる。
なる。
この出力はNOT6で反転されr′に示すようになる。
ここで信号f′,1′,r′がLのときをみてみると同
期信号の1サイクルを3600として考えてみれば信号
相互間は480°づつの位相差を持っている。
期信号の1サイクルを3600として考えてみれば信号
相互間は480°づつの位相差を持っている。
そして増幅部16は信号fI,1/,r/がLのときし
かその出力を位相部18へ送り得ない。
かその出力を位相部18へ送り得ない。
つまり同期信号が4つ出るごとに一度しか位相部18へ
送り得ない。
送り得ない。
従って電動機7の同期速度は120/pXf/4となる
。
。
以上2つの実施例について説明したが本発明はこれに限
るものでない。
るものでない。
例えば第6図、第10図で示した間引き部17からNO
T1〜NOT3及びNOT4〜NOT6を取り去りFF
1〜FF3及びAND4〜AND6の出力を第7図で示
した位相部18の同期信号入力部に接続しても同様な効
果が得られる。
T1〜NOT3及びNOT4〜NOT6を取り去りFF
1〜FF3及びAND4〜AND6の出力を第7図で示
した位相部18の同期信号入力部に接続しても同様な効
果が得られる。
また第6図で示したものを発展させれば電動機7の同期
速度は何段にも制御可能である。
速度は何段にも制御可能である。
更に以上の実施例ではフィードバック回路を設けたもの
について示したが、オープンループでも実施可能である
。
について示したが、オープンループでも実施可能である
。
更にサイリスタの代りにトランジスタも使用可能である
。
。
第1図は本発明の原理を説明するのに用いる接続図、第
2図は同じく本発明の原理を説明するのに用いるタイム
チャート、第3図は本発明制御装置の実施例を示すブロ
ックダイヤグラム、第4図は第3図で示した実施例で用
いる間引き間隔指令部の入力と出力との関係を示す図、
第5図は第3図で示した実施例で用いる間引き間隔指令
部の具体例を示す回路図、第6図は電気弁制御手段の一
例を示す回路図、第7図は位相部の一例を示す回路図、
第8図、第9図は第6図で示した電気弁制御手段の動作
を説明するのに用いるタイムチャート、第10図は電気
弁制御手段の異なる実施例を示す回路図、第11図は第
10図で示した電気弁制御手段を構成するのに用いたフ
リップフロップの真理値表、第12図は第10図で示し
た電気弁制御手段の動作を説明するのに用いるタイムチ
ャートである。 R,S,T・・・・・・三相交流電源の各相、7・・・
・・・三相誘導電動機、U,V,W・・・・・・三相誘
導電動機の1次巻線の各相、1,2,3・・・・・・電
気弁の一例を示すサイリスク、9・・・・・・速度指令
手段、10・・・・・・電気弁制御手段、11・・・・
・・同期信号発生部。
2図は同じく本発明の原理を説明するのに用いるタイム
チャート、第3図は本発明制御装置の実施例を示すブロ
ックダイヤグラム、第4図は第3図で示した実施例で用
いる間引き間隔指令部の入力と出力との関係を示す図、
第5図は第3図で示した実施例で用いる間引き間隔指令
部の具体例を示す回路図、第6図は電気弁制御手段の一
例を示す回路図、第7図は位相部の一例を示す回路図、
第8図、第9図は第6図で示した電気弁制御手段の動作
を説明するのに用いるタイムチャート、第10図は電気
弁制御手段の異なる実施例を示す回路図、第11図は第
10図で示した電気弁制御手段を構成するのに用いたフ
リップフロップの真理値表、第12図は第10図で示し
た電気弁制御手段の動作を説明するのに用いるタイムチ
ャートである。 R,S,T・・・・・・三相交流電源の各相、7・・・
・・・三相誘導電動機、U,V,W・・・・・・三相誘
導電動機の1次巻線の各相、1,2,3・・・・・・電
気弁の一例を示すサイリスク、9・・・・・・速度指令
手段、10・・・・・・電気弁制御手段、11・・・・
・・同期信号発生部。
Claims (1)
- 1 3個の電気弁を輪状に接続し、これら電気弁の各接
続点と三相交流電源の各相との間に三相誘導電動機の1
次巻線の各相を接続したものに於いて、前記電気弁を接
続した前記電源の相間電圧が、前記電気弁の夫々に対し
て順方向であるときに同期信号を発生する同期信号発生
部を含み、速度指令手段の出力に基き、前記電気弁を前
記同期信号発生部の出力がある度毎及び全同期信号を発
生順にみて前期同期信号3つ飛ばし毎に制御し、前記三
相誘導電動機の同期速度を少くとも2段に制御可能にし
た電気弁制御手段と、前記速度指令手段とを設けて成る
三和誘導電動機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47114676A JPS588240B2 (ja) | 1972-11-17 | 1972-11-17 | サンソウユウドウデンドウキ ノ セイギヨソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47114676A JPS588240B2 (ja) | 1972-11-17 | 1972-11-17 | サンソウユウドウデンドウキ ノ セイギヨソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS4972613A JPS4972613A (ja) | 1974-07-13 |
| JPS588240B2 true JPS588240B2 (ja) | 1983-02-15 |
Family
ID=14643818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP47114676A Expired JPS588240B2 (ja) | 1972-11-17 | 1972-11-17 | サンソウユウドウデンドウキ ノ セイギヨソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588240B2 (ja) |
-
1972
- 1972-11-17 JP JP47114676A patent/JPS588240B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4972613A (ja) | 1974-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3931553A (en) | Electronic commutation system having motor stator windings in push-pull | |
| US3679953A (en) | Compatible brushless reluctance motors and controlled switch circuits | |
| US3678352A (en) | Compatible permanent magnet or reluctance brushless motors and controlled switch circuits | |
| US4377779A (en) | Pulse width modulated inverter machine drive | |
| US3501664A (en) | Angular position and velocity sensing apparatus | |
| US3784888A (en) | Control for commutatorless motor | |
| US3170107A (en) | Controlled frequency alternating current system | |
| JPS62268387A (ja) | ブラシレス直流モ−タの整流制御装置 | |
| US3716770A (en) | Slow start-stop motor control system | |
| US3577057A (en) | System for controlling the speed of a motor utilizing pulse width modulation | |
| US6005321A (en) | Variable reluctance motor systems | |
| JP2686095B2 (ja) | かご形電動機を制動するための制御回路 | |
| US3365638A (en) | Multiphase inverter system with phase reversal | |
| US3840790A (en) | Electronically commutated motor | |
| US3519909A (en) | Adjustable speed motor drive using a wound rotor of an induction motor mechanically connected to the armature of a d.c. motor,both electrically connected by a control system | |
| US3958172A (en) | Frequency reduction and power control circuit for thyristor line controllers | |
| US4431958A (en) | Control apparatus for single phase AC induction motor | |
| JPS588240B2 (ja) | サンソウユウドウデンドウキ ノ セイギヨソウチ | |
| US3648144A (en) | Stepping motor control system | |
| US3697843A (en) | Three-phase inverter control circuit | |
| US3896349A (en) | Electric drive for motors interconnected to form a ring circuit | |
| US3247432A (en) | Modulator for variable speed motor | |
| JPS5810957B2 (ja) | サンソウユウドウデンドウキノセイギヨソウチ | |
| US3702429A (en) | Cycloconverter silicon controlled rectifier gate-cathode circuit signal and power system | |
| JPS6014595B2 (ja) | 三相誘導電動機の制御装置 |