Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS589458B2 - デ−タ処理システムにおけるタイマ制御方式 - Google Patents
[go: Go Back, main page]

JPS589458B2 - デ−タ処理システムにおけるタイマ制御方式 - Google Patents

デ−タ処理システムにおけるタイマ制御方式

Info

Publication number
JPS589458B2
JPS589458B2 JP53078272A JP7827278A JPS589458B2 JP S589458 B2 JPS589458 B2 JP S589458B2 JP 53078272 A JP53078272 A JP 53078272A JP 7827278 A JP7827278 A JP 7827278A JP S589458 B2 JPS589458 B2 JP S589458B2
Authority
JP
Japan
Prior art keywords
timer
processing
processing unit
predetermined time
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53078272A
Other languages
English (en)
Other versions
JPS554676A (en
Inventor
山本弘幸
鷹羽金蔵
長野嘉弘
坪井秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53078272A priority Critical patent/JPS589458B2/ja
Publication of JPS554676A publication Critical patent/JPS554676A/ja
Publication of JPS589458B2 publication Critical patent/JPS589458B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、複数台のマイクロプロセッサで1涸のタイマ
・サブルーチンを共用できるようになったタイマ制御方
式に関するものである。
銀行端末装置においては、プリンタや通帳吸入装置、キ
ーボート、プラズマ・ディスプレイ、カード・リーグな
ど多種類の入出力装置を使用している。
上記のような入出力装置を制御するため、複数台のマイ
クロプロセッサが設置されているが、従来技術において
は各マイクロプロセッサは独立して動作しており、各マ
イクロプロセッサ間に通信手段は設けられていなかった
このため、各マイクロプロセッサには同一のプログラム
が装備され、システム全体から見れば同一のプログラム
を複数個有していることになる。
この種のプログラムの中の1つにタイマ・サブルーチン
がある。
タイマ・サブルーチンは、要求に応じてメモリの所定の
エリアにタイマ値をセットし、一定時間間隔毎にタイマ
値を1ずつ減算し、上記エリアの内容が零となると、タ
イマ・アップを通知するルーチンである。
このタイマは例えば次のように使用されるものである。
通帳吸引装置に通帳をセットするとき、タイマをセット
して動作を開始させ、タイム・アップが通知されると、
通帳が所定位置に位置しているか否かを検出し、所定位
置に存在すれば、これに対応した処理例えば、印字処理
等を行い、所定位置に存在しなければ、これに対応した
他の処理例えばアラーム表示等の処理を行う。
上記の銀行端末装置内の各マイクロプロセッサは、時間
監視を行うため常に複数個のタイマを使用しているもの
である。
タイマ・サブルーチンは、例えば300バイト程度の容
量を有しており、もし銀行端末装置で3台のマイクロプ
ロセッサを使用しでいるとすると、従来技術ではタイマ
・サブルーチンのために、1Kバイト程度のメモリ容量
を必要とする。
1個の装置に同一のタイマ・サブルーチンを複数個準備
して置くことは全く無駄であり、このため1個のタイマ
・サブルーチンを複数台のマイクロプロセッサで共用す
ることが望まれる。
本発明は、上記の考察に基づくものであって、複数台の
マイクロプロセノサが存在するシステムにおいて、1個
のタイマ・サブルーチンを複数台のマイクロプロセッサ
で共用できるようになったタイマ・サブルーチン共用方
式を提供することを目的としている。
そしてそのため、本発明のデータ処理システムにおける
タイマ制御方式は所定の処理手段を記憶するプログラム
メモリを備えた複数の処理ユニットを有し、該処理ユニ
ットは、所定の時刻から所定時間経過した場合に次の処
理ステップに移行するよう構成されたデータ処理システ
ムにおいて、指定された該所定時間を計時するタイマ手
段と、該所定時間を指定した処理ユニットを識別rるた
めの情報を記臆するメモリ手段とを1又は複数の処理ユ
ニットに設けるとともに、該各処理ユニットに、当該処
理ユニットが他の処理ユニットのタイマ手段を指定する
事を示す識別情報と該所定時間を指定する時間情報とを
発生する情報発生手段と、該識別情報に対応して該次の
処理ステップを示すステップ指定情報を記憶するテーブ
ル手段と、他の処理ユニットに接続され該情報発生手段
の発生した情報を該他の処理ユニットに受渡す入出力手
段とを設け、処理ユニットは池の処理ユニットのタイマ
手段に該所定時間を計時させたことを特徴としている。
以下、本発明を図面を参照しつつ説明する。
第1図a,bは本発明の1実施例のブロック図及び説明
用ブロック図であって、AとBはマイクロプロセッサ、
1ないし4は出力レジスタ、5ないし8は入カレジスタ
、9はジャンプ・テーブル10と11はインクフエイス
信号線をそれぞれ示している。
また、CM1,CM2はコントロールメモリであり処理
手順例えば、タイマ・サブルーチンその他の処理プログ
ラムが記憶されるもの、PU1,PU2は命令実行ユニ
ットであり、コントロールメモリCM1,CM2に記憶
される命令を所定順序で読出し実行するもの、IP1〜
5は入出力ポートであり、命令実行ユニツトPUに割込
みを所定タイミングで出力するもの、CG(13)はク
ロツクジエネレータであり例えば、4msec毎に入出
力ポートIP4に出力し、割込みを上げるものである。
更に、各入出力ポート■P5,■P6は、種種の入出力
機器に接続され、出力データに応じて各入出力機器を動
作させるための制御信号を発生ずるものである。
次に本発明の実癩列の動作を説明する。
マイクロプロセッサAの命令実行ユニツI−PUがコン
トロールメモリCMのプログラムの内一般処理ルーチン
を実行しているとき、処理ルーチンがタイマ・サブルー
チンを要求すると、ジャンプ・サブルーチン・タイマと
いう命令が行われる。
この命令の中で、命令実行ユニットはジャンプ・テーブ
ル9より使用されていないタイマを検索し、使用されて
いないタイマ番号を出力する。
これにより、タイマ番号が入出力ポート■P1の出力レ
ジスタ1にセットされ、タイマ値がマイクロプロセッサ
Aの入出力ポートIP1の他のレジスタ2ヘセットされ
、これらのレジスタ1,2の内容がインタフエイス10
を経由してマイクロプロセッサBの入出力ポート■P2
内にある入カレジスタ5,6に送られる。
タイマ番号は例えば“71”,“72”,“73”と付
けられて、ジャンプ・テーブル9に記憶されでいる。
尚、“7”は自己プロセッサのアドレスとタイマサービ
ス要求を示すものであり、“1”はタイマを識別するた
めのものである。
2番目のタイマ・サービス要求であれば、タイマ番号は
例えば“72”とされる。
入カレジスタ5,6にデータがセットされると、入出力
ポートIP2から命令実行ユニットPU2に割込みが生
じ、マイクロプロセッサBの命令実行ユニットPU2は
レジスタ5,6の状態をセンスする。
そして、タイマ番号“71”を見てタイマ・サービス要
求であることを知り、タイマ・サブルーチンを実行する
即ち、タイマ番号“71”をタイマ・テーブルメモ潟1
2に保存すると共に、タイマ番号“71”のタイマ値を
メモリ12の所定のエリアにセットし、クロツクジエネ
レータ13から発生されるタイミングクロツクにより作
成される人出力ポート■P4の割込み発生毎、すなわち
単位時間毎に上記エリアの内容を1ずつ減算する。
尚、マイクロプロセッサBのメモリ12におけるタイマ
領域がn個のタイマ分あるとすると、例えばタイマ番号
の下位ビット、例えばタイマ番号“71”の内番号″1
″がマイクロプロセッサB内のタイマ領域の1つのタイ
マエリアとして判別されるようにする。
上記エリアの内容が零になると、命令実行ユニットPU
2はこれを判別し次にタイマ番号“71”であることを
見てこのタイマ要求がマイクロプロセッサAからのもの
であることを認識し、タイマ番号“71”を入出力ポー
ト■P2の出力レジスタ3にセットする。
出力レジスタ3の内容は、インタフェイス信号11を介
して入力レジスタ7に送られる。
入出カポートIP1の入カレジスタ7にデータがセット
されると、命令実行ユニットPU1に割込みが生じ、入
力レジスタ7,8の内容がセンスされ、割込み処理が行
われる。
入力レジスタ7に“71”がセットされているので、割
込み処理ルーチンはタイマ・サービス要求のタイム・ア
ップ応答であることを知り、ジャンプ・テーブル9をタ
イマ番号の下位桁で索引する。
この結果、ジャンプ先アドレ,スH1,L2が読出され
る。
ジャンプ先アドレスH1,L2は、タイマ番号“71”
がタイム・アップしたときに行うべきタイム・アップ処
理ルーチンの先頭アドレスを示すものである。
先頭アドレスH1,L1が指定されると、タイマ番号に
対応したタイム・アップ処理が行われる。
入方レジスタTにセットされるタイマ番号が例えば“7
2”であれば、ジャンプ・アドレス・テーブル9がらH
2,L2が読出される。
なお、マイクロプロセッサAがマイクロプロセッサBに
タイマ・サービスを要求するとき、ジャンプ・テーブル
9にタイマ番号とジャンプ先アドレスH,Lが記入され
る。
以上の説明から明らかなように、本発明によれば、複数
台のマイクロプロセッサでタイマ・サブルーチンを共用
することが出来、これによりメモリ容量を節減すること
が出来る。
【図面の簡単な説明】
第1図a,bは本発明の1実症例のブロック図及び説明
図である。 AとB・・・・・・マイクロプロセッサ、1ないし4・
・・・・・出力レジスタ、5ないし8・・・・・・入カ
レジスタ、9・・・・・・ジャンプ・アドレス・テーブ
ル、10と11・・・・・・インクフエイス信号線。

Claims (1)

    【特許請求の範囲】
  1. 1 所定の処理手段を記憶するプログラムメモリを備え
    た複数の処理ユニットを有し、該処理ユニットは、所定
    の時刻から所定時間経過した場合に次の処理ステップに
    移行するよう構成されたデータ処理システムにおいて、
    指定された該所定時間を計時するタイマ手段と、該所定
    時間を指定した処理ユニットを識別するための情報を記
    憶するメモリ手段とを1又は複数の処理ユニットに設け
    るとともに、該各処理ユニットに、当該処理ユニットが
    他の処理ユニットのタイマ手段を指定する事を示す識別
    情報と該所定時間を指定する時間情報とを発生する情報
    発生手段と、該識別情報に対応して該次の処理ステップ
    を示すステップ指定情報を記憶するテーブル手段と、他
    の処理ユニットに接続され該情報発生手段の発生した情
    報を該他の処理ユニットに受渡す入出力手段とを設け、
    処理ユニットは他の処理ユニットのタイマ手段に該所定
    時間を計時させたことを特徴とするデータ処理システム
    におけるタイマ制御方式。
JP53078272A 1978-06-28 1978-06-28 デ−タ処理システムにおけるタイマ制御方式 Expired JPS589458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53078272A JPS589458B2 (ja) 1978-06-28 1978-06-28 デ−タ処理システムにおけるタイマ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53078272A JPS589458B2 (ja) 1978-06-28 1978-06-28 デ−タ処理システムにおけるタイマ制御方式

Publications (2)

Publication Number Publication Date
JPS554676A JPS554676A (en) 1980-01-14
JPS589458B2 true JPS589458B2 (ja) 1983-02-21

Family

ID=13657337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53078272A Expired JPS589458B2 (ja) 1978-06-28 1978-06-28 デ−タ処理システムにおけるタイマ制御方式

Country Status (1)

Country Link
JP (1) JPS589458B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134573U (ja) * 1984-07-31 1986-03-03 邦明 小俣 吊上げ用クランプ
JPS61267684A (ja) * 1985-05-20 1986-11-27 萬平産業株式会社 吊上げ用クランプ
JPS6253291U (ja) * 1985-09-21 1987-04-02
JPH06101012B2 (ja) * 1986-08-27 1994-12-12 株式会社東芝 携帯可能媒体用読取書込装置
JPS63228369A (ja) * 1987-03-18 1988-09-22 Nec Corp 情報処理装置

Also Published As

Publication number Publication date
JPS554676A (en) 1980-01-14

Similar Documents

Publication Publication Date Title
EP0230664B1 (en) Master slave microprocessor system with virtual memory
US4418382A (en) Information exchange processor
JPS57105879A (en) Control system for storage device
US4371926A (en) Input/output information indication system
JPH11259383A (ja) Ras情報取得回路及びそれを備えた情報処理システム
JPS589458B2 (ja) デ−タ処理システムにおけるタイマ制御方式
EP0139254A2 (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfer
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JPS63268035A (ja) ロ−カル端末シミユレ−タによるリモ−ト端末制御方式
JP2966966B2 (ja) プログラマブルコントローラの二重化装置
JPS62135038A (ja) スレ−ブプロセツサのデ−タ通信方式
JPS5489455A (en) Control system
JPH0114616B2 (ja)
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JPS61166666A (ja) 情報処理システム
KR930011203B1 (ko) 이중화 프로세서 시스팀의 입출력 장비 정합장치
JPH01233651A (ja) 通信制御方式
JPS6257048A (ja) 分散型プロセツサシステム
KR940001591B1 (ko) 스위칭 모듈 시스템
JPH04148344A (ja) Romエミュレータ
JP2567833B2 (ja) 割込み検出方式
JPS6415853A (en) Memory access processing system
JPH02181550A (ja) 通信制御装置およびそれを有するatm交換機
JPH05181568A (ja) コンピュータ管理装置
JPH0359708A (ja) 接続制御装置