Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5910064B2 - 多層配線構造の製造方法 - Google Patents
[go: Go Back, main page]

JPS5910064B2 - 多層配線構造の製造方法 - Google Patents

多層配線構造の製造方法

Info

Publication number
JPS5910064B2
JPS5910064B2 JP14589978A JP14589978A JPS5910064B2 JP S5910064 B2 JPS5910064 B2 JP S5910064B2 JP 14589978 A JP14589978 A JP 14589978A JP 14589978 A JP14589978 A JP 14589978A JP S5910064 B2 JPS5910064 B2 JP S5910064B2
Authority
JP
Japan
Prior art keywords
layer
wiring
hole
aluminum
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14589978A
Other languages
English (en)
Other versions
JPS5571040A (en
Inventor
龍弥 榎本
「ひろ」嗣 原田
真一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14589978A priority Critical patent/JPS5910064B2/ja
Publication of JPS5571040A publication Critical patent/JPS5571040A/ja
Publication of JPS5910064B2 publication Critical patent/JPS5910064B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は特に大規模半導体集積回路(以下、LSIと称
す)に適した多層配線の製造方法に関するものである。
LSIの製造においては高密度、高速化の要求から配線
の多層化が画られ、いわゆる多層配線構造が多用されて
いる。
従来の多層配線構造の一例を第1図に示す。
第1図は2層配線構造の場合であり、1はシリコン基板
、2は例えば熱酸化により形成された酸化シリコン、3
、6は各各第1及び第2配線金属層で、LSIC!)場
合アルミニウムが使用されている。4は一層配線アルミ
ニウム層3と二層配線アルミニウム層6の絶縁を行うた
めの層間絶縁膜であり、LSIの場合化学気相反応で形
成された低温酸化シリコンが使用されており、低温酸化
シリコンの膜厚が約0.8μmを越えるような厚い場合
にはクラックを防ぐため燐を含有させた低温酸化シリコ
ンを用いる場合もある。
5は一層配線アルミニウム層3と二層配線アルミニウム
層6の必要箇所を電気的に接続させるための開口部で、
いわゆるスルーホールである。
このような構造における欠点はスルーホール5における
一層配線アルミニウム層3と二層配線アルミニウム層6
の電気的接触が不安定なことである。
即ち、スルーホール5を形成した後二層配線アルミ千ウ
ム層6を形成する間に大気中の酸素とスルーホール5に
おいて露出された一層配線アルミニウム層3とが反応し
てアルミニウム酸化物(いわゆるアルミナ)を形成して
しまい、一層配線アルミニウム層3と二層配線アルミニ
ウム層6の接触界面Tは完全なオーミック接触にならな
いという欠点があつた。この欠点を解消するために、ス
ルーホール5の形成後真空中でスパッタエッチもしくは
イオンエッチによりー層配線アルミニウム層3のスルー
ホール5の部分に生成されたアルミニウム酸化物を除去
した後同一真空槽内で真空を破ることなく直ちに二層配
線アルミニウム層を形成することが行われている。
このような方法によると、アルミニウム酸化物の除去か
ら二層配線アルミニウム層の形成までの間に酸素の導入
が断たれているので、アルミニウム酸化物の生成が無く
良好な電気的接触が得られると考えられていたが、本発
明者の実験によれば必ずしもそうでないことが判明した
。即ち、この理由については未だ明確ではないが、次の
ように推察され、これを第2図を用いて説明する。第2
図はスパツタエツチによりスルーホール部分のアルミニ
ウム酸化物11を除去する場合であるが、イオンエツチ
の場合でも同様である。スパツタエツチの場合、例えば
アルゴンのような不活性ガスを10−2T0rr程度の
低真空中でイオン化し被エツチング物に衝突させること
によりエツチングが行われる。このとき、第2図に示す
ように、低温酸化シリコン4へのアルゴンイオン8の衝
突により低温酸化シリコン4もエツチングされると同時
にシリコン原子9と酸素原子10に分離する。この分離
した酸素原子10の内のあるものはスルーホール5の一
層配線アルミニウム層3と反応してアルミニウム酸化物
11を生成する。従つて、スパツタエツチによりスルー
ホール部分のアルミニウム酸化物を除去しても再び生成
されるので、完全な除去は難しく、不安定な電気的接触
をもたらすことになる。本発明は上述の事情に鑑みてな
されたものであり、その目的とするところは酸化シリコ
ン層よりなる層間絶縁層にスルーホールを形成後、該ス
ルーホールで露出された配線金属層表面の清浄化をスパ
ツタエツチもしくはイオンエツチにより行なう際に発生
する酸素によりスルーホールの配線金属層表面が酸化す
ることを防止することにより、スルーホールにおいて良
好な電気的接触を得ることができる多層配線構造の製造
方法を提供することにある。
以下、図面を用いて本発明を詳細に説明する。第3図は
本発明による多層配線構造の製造方法の一実施例を説明
するための概略構成図であり、2層配線の場合である。
この実施例では、一層配線アルミニウム層3の表面上に
化学気相反応あるいはプラズマ化学気相反応によつて形
成された低温酸化シリコン層4を積層し、この酸化シリ
コン層4の表面上にプラズマ化学気相反応によつて形成
された低温窒化シリコン層12を積層する。次に、これ
ら各シリコン層12及び4にスルーホール5を開口した
後、真空中でスパツタエツチにより一層配線アルミニウ
ム層3のスルーホール部分に生成されたアルミニウム酸
化物を除去し、しかる後、同一真空槽内で前記窒化シリ
コン層12上に前記スルーホール5を通じて一層配線ア
ルミニウム層3に電気的に接続された二層配線アルミニ
ウム層6を積層して形成する。この場合、低温窒化シリ
コン層12は、シランガスとアンモニア及び窒素ガスの
混合気体を0.1〜0.4T0rrの圧力に保ち、シリ
コン基板温度200〜300℃で400〜600Wの高
周波電力を印加することによりプラズマ化学気相反応を
起させることにより容易に形成できる。なお、第3図に
おいて第1図、第2図と同一または相当部分は同一符号
を付してある。このように上記実施例の方法によると、
酸化シリコン層4および窒化シリコン層12よりなる2
層構造の層間絶縁層にスルーホール5を形成した後、こ
のスルーホール5の一層配線アルミニウム層3表面の酸
化物を除去するためにその表面清浄化をスパツタエツチ
により行なう際に前記窒化シリコン層12もエツチング
されて分離されるが、この分解生成物はシリコン原子と
窒素原子よりなるため、従来の場合のよのに酸化シリコ
ン層よりなる層間絶縁層がエツチングされる際に発生す
る酸素によりスルーホール部分にアルミニウム酸化物が
形成されることはなく、良好な電気的接触が得られるこ
とが実験的にも確認された。
なお、上記実施例ではLSIの多層配線構造の例につい
て述べたが、本発明はプリント基板等他の多層配線を必
要とするすべてのものにも適用できることは勿論である
また、第1、第2の配線金属層としてアルミニウムの場
合について説明したが、At合金、Ti,MO,Au,
Cr等他の金属であつても同様に適用することもできる
。以上説明したように、本発明によれば、第1の配線金
属層と第2の配線金属層の層間絶縁層として酸化シリコ
ン層および窒化シリコン層よりなる積層構造の層間絶縁
層を形成することにより、この層間絶縁層にスルーホー
ルを形成した後、該スルーホールで露出された第1の配
線金属層表面の清浄化をスパツタエツチもしくはイオン
エツチにより行なう際に前記酸化シリコン層が窒化シリ
コン層で被覆されるため、前記スルーホールの配線金属
層表面が酸化するのを防止することができ、したがつて
、スルーホールにおいて良好な電気的接触を得ることが
でき、信頼性の向上にすぐれた効果を発揮することがで
きる。
【図面の簡単な説明】
第1図は従来の多層配線構造の一例を示す概略構成図、
第2図はスパツタエツチの際に低温酸化シリコン層から
酸素が分離するときの態様を示す説明図、第3図は本発
明による多層配線構造の製造方法の一実施例を説明する
ための概略構成図である。 1・・・・・・シリコン基板、2・・・・・・酸化シリ
コン、3・・・・・・一層配線アルミニウム層、4・・
・・・・低温酸化シリコン層、5・・・・・・スルーホ
ール、6・・・・・・二層配線アルミニウム層、12・
・・・・・低温窒化シリコン層。

Claims (1)

    【特許請求の範囲】
  1. 1 第1の配線金属層の表面上に酸化シリコン層を形成
    すると共に、該酸化シリコン層上に窒化シリコン層を積
    層してこれら酸化シリコン層および窒化シリコン層によ
    り層間絶縁層を形成する工程と、前記層間絶縁層の一部
    に前記第1の配線金属層に達する開口部を形成する工程
    と、この工程後前記窒化シリコン層上に開口部を通じて
    前記第1の配線金属層と電気的に接続される第2の配線
    金属層を形成するに際し、前記開口部にて露出された第
    1の配線金属層表面の清浄化を真空中でエッチングによ
    り行つたのち、同一の真空中で第2の配線金属層を形成
    する工程とを具備することを特徴とする多層配線構造の
    製造方法。
JP14589978A 1978-11-22 1978-11-22 多層配線構造の製造方法 Expired JPS5910064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14589978A JPS5910064B2 (ja) 1978-11-22 1978-11-22 多層配線構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14589978A JPS5910064B2 (ja) 1978-11-22 1978-11-22 多層配線構造の製造方法

Publications (2)

Publication Number Publication Date
JPS5571040A JPS5571040A (en) 1980-05-28
JPS5910064B2 true JPS5910064B2 (ja) 1984-03-06

Family

ID=15395624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14589978A Expired JPS5910064B2 (ja) 1978-11-22 1978-11-22 多層配線構造の製造方法

Country Status (1)

Country Link
JP (1) JPS5910064B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125838A (ja) * 1982-01-22 1983-07-27 Mitsubishi Electric Corp 電極の製造法
JPS59114840A (ja) * 1982-12-22 1984-07-03 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper
JP2509175B2 (ja) * 1985-03-20 1996-06-19 株式会社日立製作所 配線構造体の製造方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JP2538607B2 (ja) * 1987-08-24 1996-09-25 富士通株式会社 気相成長法
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer

Also Published As

Publication number Publication date
JPS5571040A (en) 1980-05-28

Similar Documents

Publication Publication Date Title
US5804505A (en) Method of producing semiconductor device having buried contact structure
JPH08250596A (ja) 半導体装置の金属配線形成方法
US6117793A (en) Using silicide cap as an etch stop for multilayer metal process and structures so formed
JPS5910064B2 (ja) 多層配線構造の製造方法
JP2509175B2 (ja) 配線構造体の製造方法
JP3399583B2 (ja) 半導体装置の製造方法
JP2890681B2 (ja) 多層配線構造の半導体装置製造方法
JPH04171745A (ja) 集積回路装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JPH0945771A (ja) 半導体集積回路の製造方法
JP2000183063A (ja) 半導体装置及びその製造方法
JPH0494541A (ja) 配線の形成方法
JPH06342850A (ja) 半導体集積回路装置およびその製造方法
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPS62222657A (ja) 導体配線およびその形成方法
JP3187065B2 (ja) 半導体集積回路装置の製造方法
JPH0327526A (ja) 半導体集積回路装置の製造方法
JPS63293859A (ja) 半導体装置
JP2000277522A (ja) 半導体装置とその製造方法
JPH09115906A (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法
JPS5952850A (ja) 多層配線の形成方法
JPH05291416A (ja) 多層配線の形成方法
JPS641056B2 (ja)
JPH03148823A (ja) 半導体装置の製造方法