JPS5914905B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5914905B2 JPS5914905B2 JP54032747A JP3274779A JPS5914905B2 JP S5914905 B2 JPS5914905 B2 JP S5914905B2 JP 54032747 A JP54032747 A JP 54032747A JP 3274779 A JP3274779 A JP 3274779A JP S5914905 B2 JPS5914905 B2 JP S5914905B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- layer
- gallium arsenide
- thickness
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
- H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、とりわけショッ
トキーゲート電界効果トランジスタ（以下ＭＥＳＦＥＴ
と称す）のピンチ・オフ電圧値を半導体基板の初期厚み
と不純物濃度を知ることなく自動的に決定することを目
的とする。
トキーゲート電界効果トランジスタ（以下ＭＥＳＦＥＴ
と称す）のピンチ・オフ電圧値を半導体基板の初期厚み
と不純物濃度を知ることなく自動的に決定することを目
的とする。
従来、砒化ガリウム等からなる化合物半導体装置にあつ
ては、半導体基板としての半絶縁性砒化ガリウム基板土
に半導体層としてのｎ形活性層をエピタキシャル成長さ
せる場合にはその厚さ制御が非常に重要であり、例えば
砒化ガリウム基板を用いるＭＥＳＦＥＴにおいては、所
定のピンチ・； オフ電圧を得るためにｎ形活性層の厚
みは、０．２５μｍの厚さに対して±０．０２μｍ程度
の精度内に抑える必要がある。
ては、半導体基板としての半絶縁性砒化ガリウム基板土
に半導体層としてのｎ形活性層をエピタキシャル成長さ
せる場合にはその厚さ制御が非常に重要であり、例えば
砒化ガリウム基板を用いるＭＥＳＦＥＴにおいては、所
定のピンチ・； オフ電圧を得るためにｎ形活性層の厚
みは、０．２５μｍの厚さに対して±０．０２μｍ程度
の精度内に抑える必要がある。
このような精密な厚みの制御は、従来良く用いられてい
るエピタキシャル成長技術はもとより、化学エッチング
技術を駆使して−０も不可能に近い。これを解決する一
つの方法として、電解液中における陽極酸化法が開発さ
れている。
るエピタキシャル成長技術はもとより、化学エッチング
技術を駆使して−０も不可能に近い。これを解決する一
つの方法として、電解液中における陽極酸化法が開発さ
れている。
これは電流あるいは電圧の制御によつて比比較的厚さ精
度の良い酸化膜を成長し、その後この酸化膜を除去し１
５て活性層厚みを制御しようとする方法である。し力化
ながら、この方法でも最初に形成する活性層の厚みをす
べての領域にわたつて均一に精度よく形成しておかねば
ならず、またこのようなすへての領域にわたつて均一な
膜厚を形成するのは■０ 容易ではない。本発明はこの
ような問題を解決するものであつて、本出願人が特願昭
５３−７５１０４号で概に提案している光照射陽極酸化
の原理を用いて、活性層の初期厚みと濃度に関係なく残
存活性層上にク５ 形成されるＭＥＳＦＥＴのピンチ・
オフ電圧を所定の値に制御しようとするものである。
度の良い酸化膜を成長し、その後この酸化膜を除去し１
５て活性層厚みを制御しようとする方法である。し力化
ながら、この方法でも最初に形成する活性層の厚みをす
べての領域にわたつて均一に精度よく形成しておかねば
ならず、またこのようなすへての領域にわたつて均一な
膜厚を形成するのは■０ 容易ではない。本発明はこの
ような問題を解決するものであつて、本出願人が特願昭
５３−７５１０４号で概に提案している光照射陽極酸化
の原理を用いて、活性層の初期厚みと濃度に関係なく残
存活性層上にク５ 形成されるＭＥＳＦＥＴのピンチ・
オフ電圧を所定の値に制御しようとするものである。
以下に本発明の詳細について実施例をもとに図面を用い
て述べる。
て述べる。
半絶縁性砒化ガリウム基板上に形成されたｎ形３０砒化
ガリウム層を陽極酸化すれば、酸化膜とｎ形砒化ガリウ
ムとの接合により空乏層がｎ形砒化ガリウム層に形成さ
れる。
ガリウム層を陽極酸化すれば、酸化膜とｎ形砒化ガリウ
ムとの接合により空乏層がｎ形砒化ガリウム層に形成さ
れる。
この空乏層の両端に生ずる電圧ＶＤは照射光量と酸化電
流に依存する。今一定電流、一定光量の光照射の下で陽
極酸化すれ３５ば上記空乏層の端が半絶縁性砒化ガリウ
ム基板に達するまで酸化が進行し、その後電流が流れな
くなつて自動的に酸化が停止する。すなわち、残存１１
クーする砒化ガリウム層の厚さは空乏層の厚さに等しく
なる。
流に依存する。今一定電流、一定光量の光照射の下で陽
極酸化すれ３５ば上記空乏層の端が半絶縁性砒化ガリウ
ム基板に達するまで酸化が進行し、その後電流が流れな
くなつて自動的に酸化が停止する。すなわち、残存１１
クーする砒化ガリウム層の厚さは空乏層の厚さに等しく
なる。
従つて、この時残存ｎ形砒化ガリウム層の厚さはＶＤに
対応した厚さとなる。その後、この酸化膜を除去してシ
ヨツトキ一接合を形成すると、この場合のピツチオフ電
圧Ｖ，は次式で与えられる。ｐ＝ＶＤ−Ｖｂｉ 但し、Ｖｂｉは形成したシヨツトキ一接合の接触電位に
より定まる定数である。
対応した厚さとなる。その後、この酸化膜を除去してシ
ヨツトキ一接合を形成すると、この場合のピツチオフ電
圧Ｖ，は次式で与えられる。ｐ＝ＶＤ−Ｖｂｉ 但し、Ｖｂｉは形成したシヨツトキ一接合の接触電位に
より定まる定数である。
従つて、ＶＤを制御することによつて、ＭＥＳＦＥＴの
ピンチ・オフ電圧Ｖ，を制御することができる。
ピンチ・オフ電圧Ｖ，を制御することができる。
ところで、このＶＤは酸化電流密度と照射光量によつて
任意に変化させることができる。今、―定電流密度（ｊ
＝１ｍＡ／Ｃｄ）における照射光量φとＶＤの関係を第
１図に示す。
任意に変化させることができる。今、―定電流密度（ｊ
＝１ｍＡ／Ｃｄ）における照射光量φとＶＤの関係を第
１図に示す。
同図よりφ。以上の光量の光る照射すればＶＤ＝０とな
ることがわかる。しかしながら、空乏層の厚さはｎ形砒
化ガリウム層のキヤリア濃度によつて影響されるので、
これによつてＶＤも影響を受けることになる。ところで
、陽極酸化電圧Ｖｃは任意の時間ｔにおいて、Ｖｃ（ｔ
）：：ＶＤ＋ｄ−Ｔ ｄは酸化電流密度により定まる定数 なる関係を有するので、照射光量をφ。
ることがわかる。しかしながら、空乏層の厚さはｎ形砒
化ガリウム層のキヤリア濃度によつて影響されるので、
これによつてＶＤも影響を受けることになる。ところで
、陽極酸化電圧Ｖｃは任意の時間ｔにおいて、Ｖｃ（ｔ
）：：ＶＤ＋ｄ−Ｔ ｄは酸化電流密度により定まる定数 なる関係を有するので、照射光量をφ。
以上にした時の酸化電圧と、照射光量をそれ以下にした
時の酸化電圧との差から、ｎ形砒化ガリウム層の濃度に
関係なくＶＤを容易に知ることができる。この状態を第
２図に示す。この様に、陽極酸化中にＶＤが所定の値、
ＶＤｌ、すなわちＶｐが所定の値になるような光量φ１
の光を照射して陽極酸化を行℃・、酸化が停止した後に
酸化膜を除去して、このｎ形活性層を用いてＭＥＳＦＥ
Ｔを製作すると、初期の活性層厚さ及び濃度に関係なく
、一定のピンチ・オフ電圧を有するＭＥＳＦＥＴを得る
ことができる。
時の酸化電圧との差から、ｎ形砒化ガリウム層の濃度に
関係なくＶＤを容易に知ることができる。この状態を第
２図に示す。この様に、陽極酸化中にＶＤが所定の値、
ＶＤｌ、すなわちＶｐが所定の値になるような光量φ１
の光を照射して陽極酸化を行℃・、酸化が停止した後に
酸化膜を除去して、このｎ形活性層を用いてＭＥＳＦＥ
Ｔを製作すると、初期の活性層厚さ及び濃度に関係なく
、一定のピンチ・オフ電圧を有するＭＥＳＦＥＴを得る
ことができる。
以下に本発明の具体的な実施例について述べる。
第３図に示されるようにｎ形エピタキシヤル層を有する
砒化ガリウム基板３１の〒端にオーミツク電極３２を形
成し定電流電源３５の正極に接続する。ただしオーミツ
ク電極３２は電解液３４と電気的に絶縁しておく。一方
陰極として白金板３３を用い両者の間に電流密度にして
１ｍＡ／ｄの電流を通じて陽極酸化を行なう。本実施例
で用いた電解液の組成は、酒石酸３ｆ、水１００ｄ、プ
ロピレングリコール２００ｒ１及び水素イオン濃度制御
（ＰＨ６．Ｏ）用アンモニア水の混合溶液である。まず
砒化ガリウム基板３１に１００００ｔＸ以上の強力な光
３７を照射して陽極酸化を行なう。
砒化ガリウム基板３１の〒端にオーミツク電極３２を形
成し定電流電源３５の正極に接続する。ただしオーミツ
ク電極３２は電解液３４と電気的に絶縁しておく。一方
陰極として白金板３３を用い両者の間に電流密度にして
１ｍＡ／ｄの電流を通じて陽極酸化を行なう。本実施例
で用いた電解液の組成は、酒石酸３ｆ、水１００ｄ、プ
ロピレングリコール２００ｒ１及び水素イオン濃度制御
（ＰＨ６．Ｏ）用アンモニア水の混合溶液である。まず
砒化ガリウム基板３１に１００００ｔＸ以上の強力な光
３７を照射して陽極酸化を行なう。
この時チヤートレコーダ３６に記録される陽極酸化電圧
Ｖｃは第４図のＡに示すように時間に対して直線的に増
加する。次に混射光３７の光量を減少させ、陽極酸化電
圧Ｖｃが第４図のＡに示す直線から所望のピンチオフ電
圧分だけ増加した直線Ｂとなるように光量を調節しそこ
で固定して陽極酸化を行なう。
Ｖｃは第４図のＡに示すように時間に対して直線的に増
加する。次に混射光３７の光量を減少させ、陽極酸化電
圧Ｖｃが第４図のＡに示す直線から所望のピンチオフ電
圧分だけ増加した直線Ｂとなるように光量を調節しそこ
で固定して陽極酸化を行なう。
チヤートレコーダ３６上で陽極酸化電圧Ｖｃの急激な土
昇を検出して酸化を停止し酸化膜を希塩酸で除去すれば
、所望のピンチオフ電圧を有するＭＥＳＦＥＴを製造可
能な、砒化ガリウムエピタキシヤル層を得ることができ
る。
昇を検出して酸化を停止し酸化膜を希塩酸で除去すれば
、所望のピンチオフ電圧を有するＭＥＳＦＥＴを製造可
能な、砒化ガリウムエピタキシヤル層を得ることができ
る。
第５図は陽極酸化時の設定値ＶＤとＣｒ／Ｐｔ／Ａｕを
ゲートとして製作したＭＥＳＦＥＴのピンチオフ電圧の
関係を示すものであつて、この関係に基いて、第４図の
直線ＡからＢへの陽極酸化電圧Ｖｃの変化Ｄを制御すえ
ば、所望のピンチオフ電圧Ｖｐが得られる。以上に述べ
たように、本発明は半導体基板上に形成された半導体層
を一定の直流電流と光照射によつて陽極酸化する際に、
酸化電圧の変化から、後に形成する電界効果トランジス
タのピンチ・オフ電圧を知ることができ、且つ極めてそ
の値が均一な電界効果トランジスタを得ることができる
。
ゲートとして製作したＭＥＳＦＥＴのピンチオフ電圧の
関係を示すものであつて、この関係に基いて、第４図の
直線ＡからＢへの陽極酸化電圧Ｖｃの変化Ｄを制御すえ
ば、所望のピンチオフ電圧Ｖｐが得られる。以上に述べ
たように、本発明は半導体基板上に形成された半導体層
を一定の直流電流と光照射によつて陽極酸化する際に、
酸化電圧の変化から、後に形成する電界効果トランジス
タのピンチ・オフ電圧を知ることができ、且つ極めてそ
の値が均一な電界効果トランジスタを得ることができる
。
したがつて本発明は、性能の均一化、歩留の向上など工
業的価値は極めて大きい。
業的価値は極めて大きい。
第１図は照射光量と空乏層電圧の関係を示す図、第２図
は陽極酸化電圧の酸化時間変化を示す図、第３図は本発
明の一実施例を説明するための図、第４図はチヤートレ
コーダ上に記録される陽極酸化電圧の変化を示す図、第
５図は本発明による空乏層電圧の設定値と製造された砒
化ガリウムシヨツトキゲート電界効果トランジスタのピ
ンチオフ電圧の測定値との相関を示す図である。 ３１・・・・・・エピタキシヤル層を有する砒化ガリウ
ム基板、３２・・・・・・オーミツクコンタクト、３３
・・・・・伯金陰極、３４・・・・・・電解液、３５・
・・・・・定電流電源、３６・・・・チャートレコーダ
、３７・・・タングステンランプによる白色光。
は陽極酸化電圧の酸化時間変化を示す図、第３図は本発
明の一実施例を説明するための図、第４図はチヤートレ
コーダ上に記録される陽極酸化電圧の変化を示す図、第
５図は本発明による空乏層電圧の設定値と製造された砒
化ガリウムシヨツトキゲート電界効果トランジスタのピ
ンチオフ電圧の測定値との相関を示す図である。 ３１・・・・・・エピタキシヤル層を有する砒化ガリウ
ム基板、３２・・・・・・オーミツクコンタクト、３３
・・・・・伯金陰極、３４・・・・・・電解液、３５・
・・・・・定電流電源、３６・・・・チャートレコーダ
、３７・・・タングステンランプによる白色光。
Claims (1)
- １ 半導体基板上に形成された半導体層に、電解液中で
所定の電流を通ずるとともに光照射を行なうことにより
前記半導体層を酸化し、所望の厚さの前記半導体層を残
存させる半導体装置の製造方法であつて、前記光照射の
光量を前記半導体層に空乏層が形成されない量から、前
記半導体層に所定の空乏層が形成される量に変化させた
ときの陽極酸化電圧の増加分からピンチオフ電圧を決定
することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54032747A JPS5914905B2 (ja) | 1979-03-20 | 1979-03-20 | 半導体装置の製造方法 |
| US06/047,931 US4247373A (en) | 1978-06-20 | 1979-06-12 | Method of making semiconductor device |
| GB7921141A GB2028370B (en) | 1978-06-20 | 1979-06-18 | Method of making simeconductor device and apparatus therefor |
| DE2924702A DE2924702C2 (de) | 1978-06-20 | 1979-06-19 | Verfahren und Vorrichtung zur Herstellung von Halbleitervorrichtungen |
| CA330,051A CA1129120A (en) | 1978-06-20 | 1979-06-19 | Method of making semiconductor device and apparatus therefor |
| FR7915720A FR2429492A1 (fr) | 1978-06-20 | 1979-06-19 | Procede et dispositif de fabrication de semi-conducteurs par oxydation anodique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54032747A JPS5914905B2 (ja) | 1979-03-20 | 1979-03-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55124267A JPS55124267A (en) | 1980-09-25 |
| JPS5914905B2 true JPS5914905B2 (ja) | 1984-04-06 |
Family
ID=12367434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54032747A Expired JPS5914905B2 (ja) | 1978-06-20 | 1979-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914905B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789261A (en) * | 1980-11-25 | 1982-06-03 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1979
- 1979-03-20 JP JP54032747A patent/JPS5914905B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55124267A (en) | 1980-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4092445A (en) | Process for forming porous semiconductor region using electrolyte without electrical source | |
| US3798139A (en) | Electrolytic oxidation of gallium containing compound semiconductors | |
| JPS6348196B2 (ja) | ||
| US4503600A (en) | Process for manufacturing a buried gate field effect transistor | |
| US3959098A (en) | Electrolytic etching of III - V compound semiconductors | |
| JPS5914905B2 (ja) | 半導体装置の製造方法 | |
| Hoffmann et al. | Voltage‐controlled photoetching of GaAs | |
| GB2028370A (en) | Method of making simeconductor device and apparatus therefor | |
| US4157610A (en) | Method of manufacturing a field effect transistor | |
| JPH09306889A (ja) | 半導体装置の製造方法 | |
| US3518511A (en) | Semiconductor device having at least one contact applied to a semiconductor material of the type ii-b-vi-a and method of manufacturing such device | |
| JPS57193069A (en) | Semiconductor device | |
| US4241167A (en) | Electrolytic blocking contact to InP | |
| JPS5949689B2 (ja) | 陽極酸化方法 | |
| JPS5949690B2 (ja) | 陽極酸化方法 | |
| JPH06140433A (ja) | 半導体装置の製造方法 | |
| JPH06120256A (ja) | 半導体装置の製造方法 | |
| JPH04219936A (ja) | 半導体装置の製造方法 | |
| JPH0414227A (ja) | 半導体装置の製造方法 | |
| JPS6113630A (ja) | 半導体装置の製造方法 | |
| Takagi et al. | A new technique for growth of thermal oxide films on GaAs | |
| JPS59227129A (ja) | 半導体装置の製造方法 | |
| JPH03147336A (ja) | 半導体装置の製造方法 | |
| JP2869112B2 (ja) | 半導体装置の製造方法 | |
| JPS58105545A (ja) | 半導体装置の製造方法 |