JPS5919429B2 - dimmer circuit - Google Patents
dimmer circuitInfo
- Publication number
- JPS5919429B2 JPS5919429B2 JP54003285A JP328579A JPS5919429B2 JP S5919429 B2 JPS5919429 B2 JP S5919429B2 JP 54003285 A JP54003285 A JP 54003285A JP 328579 A JP328579 A JP 328579A JP S5919429 B2 JPS5919429 B2 JP S5919429B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- zero
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 17
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100138677 Arabidopsis thaliana NPF8.1 gene Proteins 0.000 description 1
- 101150059273 PTR1 gene Proteins 0.000 description 1
- 206010035148 Plague Diseases 0.000 description 1
- 101100262635 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBR1 gene Proteins 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【発明の詳細な説明】
本発明はデジタル情報を伝送して行なう遠隔制御系にお
いて使用可能な調光回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dimming circuit that can be used in a remote control system that transmits digital information.
第1図は従来の位相制御による調光回路の一例を示し、
コンデンサClの端子電圧をスイッチング素子D2で検
出して双方向性3端子サイリスタのような位相制御素子
4をトリガレ 電源ACから照明負荷3に流れる電流を
位相制御することにより調光を行なつている。Figure 1 shows an example of a conventional dimming circuit using phase control.
The switching element D2 detects the terminal voltage of the capacitor Cl and triggers the phase control element 4, such as a bidirectional three-terminal thyristor.Dimming is performed by controlling the phase of the current flowing from the power source AC to the lighting load 3. .
第2図は第1図回路のタイムチャートであつて、同図中
aはイ)に示す電源波形と口)に示すコンデンサClの
電圧波形との関係を示し、VLはスイッチング素子D2
のプレーグオーバー電圧を示しておV)さらに同図中b
は位相制御素子4のゲート入力、cは照明負荷3に流れ
る負荷電流を夫々示す。また第1図回路においてR1は
調光用可変抵抗、R2はダミー抵抗で、これら抵抗R4
、R2とコンデンサClとにより移相回路が構成されて
いる。しかして第1図に示す従来例の調光回路にあつて
は、調光用可変抵抗R3を適宜設定することにより)コ
ンデンサClの端子電圧が、スイッチング素子D2のブ
レークオーバ電圧VLを越えるタイミングを自在に設定
でき、従つて位相制御素子4が導通する電源ACの位相
角を自在に調整することができてこれにより照明負荷3
の調光を行なうものであるが、このような調光制御を行
なうためには照明負荷の点灯状態を目視しながら調光用
可変抵抗を操作して調光レベルの制御操作を行なう必要
があり、従つて遠隔地から目視によらず調光レベルの制
御を行なうことが困難である問題があつた。本発明は上
述の点に鑑みて提供したものであつて、デジタル設定値
の入力により調光を行なうようにすることによ勺デジタ
ル情報のデータ伝送を利用して遠隔地からの調光制御を
行なうことができるようにすると共に、特にゼロクロス
点の検出から一定時間遅延して位相制御動作を行なうこ
と !により1設定された調光制御レベルと実際で肉眼
で感じる明るさのレベルとの対応関係を近ずけるととも
により少ない設定レベル数でしかも正確な調光制御を行
なうことができるようにした調光回路を提供することを
目的とするものである。FIG. 2 is a time chart of the circuit in FIG. 1, in which a shows the relationship between the power supply waveform shown in a) and the voltage waveform of the capacitor Cl shown in FIG.
In addition, b in the same figure shows the plague over voltage of
indicates the gate input of the phase control element 4, and c indicates the load current flowing to the lighting load 3, respectively. In the circuit shown in Figure 1, R1 is a variable resistor for dimming, R2 is a dummy resistor, and these resistors R4
, R2 and a capacitor Cl constitute a phase shift circuit. However, in the conventional dimming circuit shown in FIG. 1, by appropriately setting the dimming variable resistor R3, the timing at which the terminal voltage of the capacitor Cl exceeds the breakover voltage VL of the switching element D2 can be determined. Therefore, the phase angle of the power supply AC that the phase control element 4 conducts can be freely adjusted.
However, in order to perform this type of dimming control, it is necessary to control the dimming level by operating the dimming variable resistor while visually checking the lighting status of the lighting load. Therefore, there was a problem in that it was difficult to control the dimming level from a remote location without visual inspection. The present invention has been provided in view of the above-mentioned points, and allows dimming control from a remote location by using data transmission of digital information by performing dimming by inputting digital setting values. In addition, in particular, the phase control operation should be performed with a certain time delay from the detection of the zero crossing point! A dimming control system that brings the correspondence between the dimming control level set by 1 and the brightness level that is actually felt with the naked eye, and allows accurate dimming control to be performed with a smaller number of setting levels. The purpose is to provide a circuit.
1以下本発明の一実施例を図面により詳述する。
第3図は本発明の調光回路Aを適用すべき遠隔制御系の
基本構成例を示レ中央制御装置10に対し多数の端末器
11を伝送線12により接続してある。中央制御装置1
0は、各端末器11を個別1に呼び出すためのアドレス
信号と、この呼び出された端末器11に対する制御信号
(数ビツトのデジタル信号として形成される)とを送出
している。端末器11において受信されたアドレス信号
と自己のアドレスとの一致が判別されたとき自己が中2
央制御装置10から呼びだされたことを検知レこのアド
レス信号に続く制御信号を一且ラツチした後、このラッ
チ情報に基きこの端末器11に接続された所要の負荷の
制御を行なうものであつて、この端末器11が調光回路
Aを有する照明負荷32調光用のものであるとき、上記
ラツチ情報が調光回路Aへのデジタル設定情報とな瓜制
御信号をラツチするラツチ回路そのものがデジタル設定
値を設定するためのデジタル設定器6を構成しているも
のである。なお以下の各実施例においては、3(制御信
号は4ビツトのバイナリコードにより構成され、従つて
デジタル設定器6も4ビツトのラツチ回路で構成されて
いる。第4図は本発明の一実施例の回路図を示す。1 Below, one embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 3 shows an example of the basic configuration of a remote control system to which the dimmer circuit A of the present invention is applied. A large number of terminal devices 11 are connected to a central control device 10 by transmission lines 12. Central control device 1
0 sends out an address signal for individually calling each terminal 11 and a control signal (formed as a several-bit digital signal) for the called terminal 11. When the terminal device 11 determines that the received address signal matches its own address, the terminal device 11
After detecting the call from the central control device 10 and latching the control signal following this address signal, the required load connected to this terminal device 11 is controlled based on this latch information. When this terminal device 11 is for dimming a lighting load 32 having a dimming circuit A, the latch information is the digital setting information for the dimming circuit A, and the latch circuit itself that latches the control signal is This constitutes a digital setting device 6 for setting digital setting values. In each of the following embodiments, the control signal is composed of a 4-bit binary code, and therefore the digital setting device 6 is also composed of a 4-bit latch circuit. Fig. 4 shows one embodiment of the present invention. An example circuit diagram is shown.
第4図回路においてコンパレータ7のA,B,C,3!
D入力端は夫々端末器11側のデジタル設定器6のラツ
チ出力端A,B,C,Dに接続されるものであ勺、また
調光制御部13の123端子は調光用安定器14の12
3端子に接続される。しかして第4図実施例回路におい
ては、照明負荷3(実4(施例では螢光灯)に供給され
る電源と同一の電源ACの第5図aに示すような電圧を
トランスTで降圧するとともにダイオードブリツジDB
で全波整流し、この全波整流出力を回路動作電源とする
とともにこの全波整流出力をトランジスタTr,のベー
スに入力するようにしてあるものであ勺、これらダイオ
ードブリツジDBとトランジスタTrlとによ勺ゼロク
ロス検出回路8が構成されているものであつて、このゼ
ロクロス検出回路8は第5図bに示すように電源電圧波
形がゼロボルトをクロスするタイミングに出力信号を発
生する。1はパルス発振回路で、上起ゼロクロス検出回
路8の出力が立下つてインパータINVを介した信号が
ハイレベルになつた後、遅延回路9で所定時間遅延した
タイミングに訃いて発振動作を開始レ次にゼロクロス検
出回路8に出力信号が生じるまで発振動作を持続するも
のであ勺、これを電源ACの各半サイクルについて繰返
す。In the circuit shown in FIG. 4, comparators 7 A, B, C, 3!
The D input terminals are connected to the latch output terminals A, B, C, and D of the digital setting device 6 on the terminal device 11 side, respectively, and the 123 terminal of the dimming control section 13 is connected to the dimming ballast 14. 12 of
Connected to 3 terminals. Therefore, in the embodiment circuit of FIG. 4, the transformer T steps down the voltage shown in FIG. At the same time, diode bridge DB
This full-wave rectified output is used as a power supply for circuit operation, and this full-wave rectified output is input to the base of the transistor Tr. A zero-cross detection circuit 8 is constructed, and this zero-cross detection circuit 8 generates an output signal at the timing when the power supply voltage waveform crosses zero volts, as shown in FIG. 5b. Reference numeral 1 designates a pulse oscillation circuit, which starts oscillation operation at a timing delayed by a delay circuit 9 for a predetermined time after the output of the rising zero cross detection circuit 8 falls and the signal via the inverter INV becomes high level. Next, the oscillation operation is continued until an output signal is generated in the zero cross detection circuit 8, and this is repeated for each half cycle of the power supply AC.
5はカウンタであつて上記パルス発振回路1の第5図c
のような出力パルスをカウントレ前記ゼロクロス検出回
路8の出力信号にてりセツトされるように構成されてお
勺、従つてゼロクロス検出回路8に出力パルスを生じる
毎に、この出力パルスの立下勺でカウンタ5がりセツト
され、このタイミングから遅延回路9による所定の遅延
時間の経過後に発振を開始するパルス発振回路1の出力
パルスをカウンタ5が計数することになるものであり1
このカウンタ5のバイナリ出力はコンパレータ7の一方
の入力端に入力される。5 is a counter, which is shown in FIG. 5c of the pulse oscillation circuit 1.
The output pulse count is configured to be reset by the output signal of the zero-cross detection circuit 8. Therefore, each time an output pulse is generated in the zero-cross detection circuit 8, the falling edge of this output pulse is set. The counter 5 is reset at this timing, and the counter 5 counts the output pulses of the pulse oscillation circuit 1, which starts oscillating after a predetermined delay time by the delay circuit 9 has elapsed from this timing.
The binary output of this counter 5 is input to one input terminal of a comparator 7.
かくてコンバレータ7は上記カウンタ5のバイナリ出力
と、前述の端末器11側のデジタル設定器6出力のデジ
タル設定値とが一致したとき第5図dのような出力信号
を生じ、このコンパレータ7の出力によりトランジスタ
Tr2をオンして第5図eのようなコレクタ出力を得、
トランジスタTr2がオンしたタイミングに発光ダイオ
ードLEDを点灯する。ここでコンデンサC2は、トラ
ンジスタTr2のオフ時においてもそのターンオフ時の
初期に発光ダイオードLEDに電流が流れるようにして
発光ダイオードLED電流のパルス巾を広げるようにす
るものである。かくてこの発光ダイオードLEDの光は
フオトトランジスタPTRに入光され、このフオトトラ
ンジスタPTRめ出力によりトランジスタTr3がオフ
されて逆阻止3端子サイリスタS1をオンする。逆阻止
3端子サイリスタS1がオンすると、ダイオードブリツ
ジDBlを介して双方向性3端子サイリスタよ勺なる位
相制御素子4にゲート信号が供給され、コンパレータ7
に出力を生じたタイミングに位相制御素子4がトリガ導
通し、調光用安定器14を介し照明負荷3を調光点灯す
るものであ択第5図fは夫々位相制御素子4の電流の波
形を示している。しかして第4図実施例回路にあつては
、インバータINVの出力側に、抵抗R。、コンデンサ
C3、ダイオードD,よりなる遅延回路9を挿入して第
5図中TDで示す遅延時間を得るようにしてあり1この
遅延時間TDの経過後に第5図cに示すようにパルス発
振回路1が発振動作を開始して位相制御動作を行なうよ
うになつている。ここでゼロクロス検出信号を遅延回路
9により遅延時間TDだけ遅延するのは、デジタル設定
器6に設定される各調光レベルと、実際に照明負荷3を
調光したとき肉眼で感じる明るさとの対応関係を向上す
るためである。即ち仮にパルス発振回路1の出力パルス
により1電源ACの半サイクルを16等分してO〜15
の各調光レベルで調光した場合の照度比は第6図のよう
に変化することにな勺、0〜5の調光レベル時には殆ん
ど照度比が変化しない。そこで本発明ではこの照度比の
変化が少ない期間についてはパルス発振回路1の発振動
作を停止Lその後パルス発振回路1の出力パルスによ勺
その電源半サイクルの残bの期間を等分して調光レベル
の設定を行なうようにしたものである。かくて本発明に
おいては、デジタル設定される調光レベルと実際の調光
された照度比との対応関係が向上Lまたレベル数に対す
る調光の精度が向上する。な訃第4図回路中トランジス
タTr4はデジタル設定器6出力がレベル15のとき、
発光ダイオードLEDの発光パルス巾がレベルOの期間
にまで広がつて位相制御素子4が誤点弧するのを防止す
るためのものである。また第4図回路に}いて、パルス
発振回路1、カウンタ5、コンパレータ7、ゼロクロス
検出回路8、発光ダイオードLED等によりトリガ制御
回路2が構成され、またフオトトランジスタPTRl逆
阻止3端子サイリスタS1、ダイオードブリツジDB,
、位相制御素子4等によ勺調光制御部13が構成されて
お抵 トリガ制御回路2の出力と調光制御部13の入力
とは発光ダイオードLEDとフオトトランジスタPTR
とによ勺光学的に結合されている。また第5図タイムチ
ヤートはコンパレータ7のA,B,C,D入力が夫々0
,1,1,0のときを示す。第7図は本発明の他の実施
例の回路図である。In this way, the comparator 7 generates an output signal as shown in FIG. The output turns on the transistor Tr2 and obtains the collector output as shown in Figure 5e.
The light emitting diode LED is turned on at the timing when the transistor Tr2 is turned on. Here, the capacitor C2 widens the pulse width of the light emitting diode LED current by allowing current to flow through the light emitting diode LED at the initial stage of turn-off even when the transistor Tr2 is off. Thus, the light from the light emitting diode LED enters the phototransistor PTR, and the output of the phototransistor PTR turns off the transistor Tr3 and turns on the reverse blocking three-terminal thyristor S1. When the reverse blocking three-terminal thyristor S1 is turned on, a gate signal is supplied to the phase control element 4, which is a bidirectional three-terminal thyristor, via the diode bridge DBl, and the comparator 7
The phase control element 4 is triggered to conduct at the timing when the output is generated, and the lighting load 3 is dimmed and lit via the dimming ballast 14. Figure 5f shows the waveform of the current of the phase control element 4. It shows. However, in the embodiment circuit of FIG. 4, a resistor R is provided on the output side of the inverter INV. , a capacitor C3, and a diode D are inserted to obtain a delay time indicated by TD in FIG. 1 starts the oscillation operation and performs the phase control operation. The reason why the zero cross detection signal is delayed by the delay time TD by the delay circuit 9 is that each dimming level set in the digital setting device 6 corresponds to the brightness perceived by the naked eye when the lighting load 3 is actually dimmed. This is to improve relationships. That is, if one half cycle of one power supply AC is divided into 16 equal parts by the output pulse of the pulse oscillation circuit 1,
The illuminance ratio changes as shown in FIG. 6 when the light is dimmed at each of the dimming levels 0 to 5, but the illuminance ratio hardly changes at the dimming levels 0 to 5. Therefore, in the present invention, the oscillation operation of the pulse oscillation circuit 1 is stopped during the period when the change in the illuminance ratio is small, and then the output pulse of the pulse oscillation circuit 1 is used to equally divide the remaining period b of the power supply half cycle. This allows the setting of the light level. Thus, in the present invention, the correspondence between the digitally set dimming level and the actual dimmed illuminance ratio is improved, and the precision of dimming with respect to the number of levels is improved. When the output of the digital setting device 6 is level 15, the transistor Tr4 in the circuit in Figure 4 is
This is to prevent the phase control element 4 from erroneously firing due to the light emission pulse width of the light emitting diode LED extending to the period of level O. Further, in the circuit shown in FIG. 4, a trigger control circuit 2 is constituted by a pulse oscillation circuit 1, a counter 5, a comparator 7, a zero cross detection circuit 8, a light emitting diode LED, etc., and a phototransistor PTR1, a reverse blocking 3-terminal thyristor S1, a diode Bridge DB,
The output of the trigger control circuit 2 and the input of the dimming control section 13 are composed of a light emitting diode LED and a phototransistor PTR.
Both are optically coupled. In addition, the time chart in Figure 5 shows that the A, B, C, and D inputs of comparator 7 are each 0.
, 1, 1, 0. FIG. 7 is a circuit diagram of another embodiment of the present invention.
この第7図実施例回路においては、位相制御素子4のT
2−G端子を含めて、ダイオードブリツジDBl、発光
ダイオードLED,、フオトトランジジスタPTR,に
よ沢負荷電流のゼロクロス点を検出するゼロクロス検出
回路8′が形成されており1このゼロクロス検出回路8
′の出力信号が前述の第4図実施例のゼロクロス検出回
路8の出力信号の場合と同様にカウンタ5及びパルス発
振回路1の前段の遅延回路9にインバータINVを介し
て入力され、以下第4図実施例の場合と同等の動作によ
り位相制御素子4を点弧する。第8図は第7図回路のタ
イムチヤートであ勺、aは電源ACの電圧波形、bは位
相制御素子4の電圧波形、cはフオトトランジスタPT
Rlのコレクタ電圧波形、dはパルス発振回路1の出力
電圧波形、eはコンバレータ7の出力電圧波形、fはト
ランジスタTr2のコレクタ電圧波形、gは位相制御素
子4の電流波形である。この第7図実施例の場合も第4
図実施例の場合と同様にデジタル設定される調光レベル
と調光された照明負荷の照度比との対応関係が良く一致
し、また調光制御の精度も向上する。なお上述の第4図
、第7図の各実施例に}いて、トリガ制御回路2をカウ
ンタ5、デジタル設定器6、コンパレータ7を中心とし
て構成したが、例えばプリセツト可能な減算カウンタを
用いてトリガ制御回路を構成しても良いものであつて、
端末器11において受信された制御データに基き減算カ
ウンタをブリセツトし、この減算カウンタのブリセツト
値をパルス発振回路出力で順次減算して減算カウンタの
内容がゼロになつたとき位相制御素子4をトリガするよ
うにしても良いものである。In this embodiment circuit of FIG. 7, T of the phase control element 4 is
Including the 2-G terminal, a diode bridge DBl, a light emitting diode LED, a phototransistor PTR, and a zero cross detection circuit 8' for detecting the zero cross point of the high load current are formed.1This zero cross detection circuit 8
The output signal of ' is inputted to the counter 5 and the delay circuit 9 at the front stage of the pulse oscillation circuit 1 via the inverter INV in the same manner as the output signal of the zero cross detection circuit 8 of the embodiment shown in FIG. The phase control element 4 is ignited by the same operation as in the illustrated embodiment. Fig. 8 is a time chart of the circuit shown in Fig. 7, where a is the voltage waveform of the power supply AC, b is the voltage waveform of the phase control element 4, and c is the phototransistor PT.
d is the output voltage waveform of the pulse oscillation circuit 1, e is the output voltage waveform of the converter 7, f is the collector voltage waveform of the transistor Tr2, and g is the current waveform of the phase control element 4. In the case of this FIG. 7 embodiment, the fourth
As in the case of the illustrated embodiment, the correspondence relationship between the digitally set dimming level and the illuminance ratio of the dimmed lighting load matches well, and the accuracy of dimming control is also improved. In each of the embodiments shown in FIG. 4 and FIG. A control circuit may be configured, and
A subtraction counter is preset based on the control data received by the terminal device 11, and the preset value of the subtraction counter is sequentially subtracted by the pulse oscillation circuit output, and when the content of the subtraction counter becomes zero, the phase control element 4 is triggered. It's fine to do it this way.
また上述の各実施例においては、デジタル設定値とカウ
ンタ計数値が一致したときにのみ(コンパレータの)出
力が生じるように構成されているが、デジタル設定値を
カウンタ計数値が越えたとき出力信号を発生するように
Lカウンタ計数値〉デジタル設定値のとき持続して出力
信号を生じるようにしても良いことは当然である。本発
明は上述のように構成したものであるから、デジタルに
情報を伝送する遠隔制御系を使用することによ勺調光レ
ベルを遠隔地から設定することができ、照明負荷を遠隔
操作によ勺調光制御することが簡単にできるようになつ
たものであつて、特に本発明にあつては、ゼロクロス検
出出力を遅延回路で遅延した出力によりパルス発振回路
の発振動炸を開始するようにしたものであるから、デジ
タル設定された調光レベルと実際に得られる照度比との
対応関係が向上レまた少ない調光レベル数でも精確な調
光制御ができるようになる効果を有する。Furthermore, in each of the embodiments described above, the output (of the comparator) is generated only when the digital setting value and the counter count value match, but when the counter count value exceeds the digital setting value, the output signal is generated. It goes without saying that the output signal may be continuously generated when the L counter count value>digital set value. Since the present invention is configured as described above, the dimming level can be set remotely by using a remote control system that digitally transmits information, and the lighting load can be controlled remotely. In particular, in the present invention, the oscillation burst of the pulse oscillation circuit is started by the output obtained by delaying the zero cross detection output with a delay circuit. This has the effect of improving the correspondence between the digitally set dimming level and the actually obtained illuminance ratio, and enabling accurate dimming control even with a small number of dimming levels.
図面の簡拳な説明
第1図は従来の調光回路の回路図、第2図は同上のタイ
ムチヤート、第3図は本発明調光回路を利用すべき遠隔
制御系の基本構成図、第4図は本発明の一実施例の回路
図、第5図は同上のタイムチヤート、第6図は調光レベ
ルと照度比との関係特性図、第7図は本発明の他の実施
例の回路図、第8図は同上のタイムチヤートであ勺、1
はパルス発振回路、2はトリガ制御回路、3は照明負荷
、4は位相制御素子、5はカウンタ、6はデジタル設定
器、7はコンパレータ、8,8′はゼロクロス検出回路
、9は遅延回路である。Brief explanation of the drawings Fig. 1 is a circuit diagram of a conventional dimmer circuit, Fig. 2 is a time chart of the same as above, and Fig. 3 is a basic configuration diagram of a remote control system that uses the dimmer circuit of the present invention. Figure 4 is a circuit diagram of one embodiment of the present invention, Figure 5 is a time chart of the same as above, Figure 6 is a characteristic diagram of the relationship between dimming level and illuminance ratio, and Figure 7 is a diagram of another embodiment of the present invention. The circuit diagram and Figure 8 are the same time charts as above.
is a pulse oscillation circuit, 2 is a trigger control circuit, 3 is a lighting load, 4 is a phase control element, 5 is a counter, 6 is a digital setting device, 7 is a comparator, 8 and 8' are a zero cross detection circuit, and 9 is a delay circuit. be.
Claims (1)
号又はこの照明負荷に流れる負荷電流のゼロクロス点を
検出するゼロクロス検出回路と、このゼロクロス検出回
路出力を一定時間遅延する遅延回路と、この遅延回路出
力により発振動作を開始するパルス発振回路とを形成し
、このパルス発振回路の発振出力を計数して計数値が遠
隔設定されたデジタル設定値と一致したとき出力パルス
を生じるトリガ制御回路を設け、このトリガ制御回路の
出力により照明負荷の位相制御素子をトリガするように
して成ることを特徴とする調光回路。 2 パルス発振回路の発振出力を計数するカウンタと、
遠隔操作により設定自在なデジタル設定器と、これらカ
ウンタ及びデジタル設定器の両者の出力を比較して一致
したとき出力パルスを生じるコンパレータとによちトリ
ガ制御回路を構成して成ることを特徴とする特許請求の
範囲第1項記載の調光回路。 3 プリセット可能な減算カウンタによりトリガ制御回
路を構成し、所望のデジタル設定値を遠隔操作によりプ
リセットするとともにパルス発振回路出力を減算カウン
トし、この減算カウンタのO出力により位相制御素子を
トリガするようにして成ることを特徴とする特許請求の
範囲第1項記載の調光回路。[Claims] 1. A zero-crossing detection circuit that detects a zero-crossing point of a voltage signal obtained from the same power source as the lighting load to be dimmed or a load current flowing through the lighting load, and a zero-crossing detection circuit that delays the output of this zero-crossing detection circuit for a certain period of time. and a pulse oscillation circuit that starts oscillation operation by the output of this delay circuit, counts the oscillation output of this pulse oscillation circuit, and outputs a pulse when the counted value matches a remotely set digital setting value. 1. A dimmer circuit comprising: a trigger control circuit that generates a signal, and an output of the trigger control circuit triggers a phase control element of a lighting load. 2. A counter that counts the oscillation output of the pulse oscillation circuit;
The trigger control circuit is comprised of a digital setting device that can be freely set by remote control, and a comparator that compares the outputs of both the counter and the digital setting device and generates an output pulse when they match. A light control circuit according to claim 1. 3 Configure a trigger control circuit with a presettable subtraction counter, preset a desired digital setting value by remote control, subtract and count the output of the pulse oscillation circuit, and trigger the phase control element with the O output of this subtraction counter. A light control circuit according to claim 1, characterized in that the light control circuit comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54003285A JPS5919429B2 (en) | 1979-01-13 | 1979-01-13 | dimmer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54003285A JPS5919429B2 (en) | 1979-01-13 | 1979-01-13 | dimmer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5595295A JPS5595295A (en) | 1980-07-19 |
| JPS5919429B2 true JPS5919429B2 (en) | 1984-05-07 |
Family
ID=11553125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54003285A Expired JPS5919429B2 (en) | 1979-01-13 | 1979-01-13 | dimmer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919429B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183729U (en) * | 1985-05-10 | 1986-11-15 | ||
| JPH0416027U (en) * | 1990-05-31 | 1992-02-10 |
-
1979
- 1979-01-13 JP JP54003285A patent/JPS5919429B2/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183729U (en) * | 1985-05-10 | 1986-11-15 | ||
| JPH0416027U (en) * | 1990-05-31 | 1992-02-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5595295A (en) | 1980-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5336979A (en) | Microprocessor based touch dimmer system to control the brightness of one or more electric lamps using single or multi-key devices | |
| US5621283A (en) | Microprocessor based touch dimmer system to control the brightness of one or more electric lamps using single or multi-key devices | |
| US5789868A (en) | Timed photocell switch circuit | |
| WO2006006085A1 (en) | Lamp-dimming through bypassing of phase-cutting | |
| US3506876A (en) | Control circuit for interrupted load energization | |
| JPS5919429B2 (en) | dimmer circuit | |
| US5446343A (en) | Anti-flicker night light | |
| US20050007032A1 (en) | Circuit arrangement | |
| JP4379235B2 (en) | Light control device | |
| GB2151115A (en) | Control circuit for a fluorescent tube | |
| JPS63133499A (en) | Fluorescent light dimmers and semiconductor switches | |
| JPS6280992A (en) | Heating cooking device | |
| JPS58204490A (en) | Lamp dimming circuit | |
| KR900002169Y1 (en) | Automatic lighting control circuit | |
| JP3760521B2 (en) | Light control device | |
| RU2041561C1 (en) | Process of control over electron commutator of a c output circuit and device for its realization | |
| JPS61163416A (en) | Load controller | |
| JPS596479B2 (en) | 2-wire fluorescent light dimmer circuit | |
| SU1302391A2 (en) | Discrete phase-shifting device | |
| JPS58121592A (en) | Dimmer device | |
| SU1279060A2 (en) | Transducer of single pulses | |
| JPS6121399B2 (en) | ||
| JP2003059690A (en) | Illumination apparatus | |
| JPS60119097A (en) | Device for dimming discharge lamp | |
| JPH0748941B2 (en) | Phase control circuit |