Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5923519B2 - Time division remote control method - Google Patents
[go: Go Back, main page]

JPS5923519B2 - Time division remote control method - Google Patents

Time division remote control method

Info

Publication number
JPS5923519B2
JPS5923519B2 JP1085978A JP1085978A JPS5923519B2 JP S5923519 B2 JPS5923519 B2 JP S5923519B2 JP 1085978 A JP1085978 A JP 1085978A JP 1085978 A JP1085978 A JP 1085978A JP S5923519 B2 JPS5923519 B2 JP S5923519B2
Authority
JP
Japan
Prior art keywords
signal
control
control panel
address
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1085978A
Other languages
Japanese (ja)
Other versions
JPS54103980A (en
Inventor
修 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1085978A priority Critical patent/JPS5923519B2/en
Publication of JPS54103980A publication Critical patent/JPS54103980A/en
Publication of JPS5923519B2 publication Critical patent/JPS5923519B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14Calling by using pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明は遠隔制御技術を用いて照明器具等を集中的に管
理及び制御する場合、制御面積が広くなると制御入力部
が制御盤の1個所たけであれば局部的な要望に応えられ
ないことが多いので制御エリアを適当に分割し、その制
御エリアごとに副制御盤を設置し、その場所での種々の
制御情報を入力し細かな制御をすることが望まれる。
DETAILED DESCRIPTION OF THE INVENTION When centrally managing and controlling lighting equipment, etc. using remote control technology, if the control area becomes large and the control input section is only in one place on the control panel, the present invention Since requests cannot often be met, it is desirable to divide the control area appropriately, install a sub-control panel for each control area, input various control information at that location, and perform detailed control.

本発明は上述の点に鑑みて提供したものであつて、複数
の端末器を群分けし、これら群分けした端末器の制御エ
リアごとに副制御盤を設置し、副制御盤により複数の端
末器を一括制御すると共に、制御情報により細かな制御
をすることを目的とした時分割遠隔制御方法を提供する
ものである。
The present invention has been provided in view of the above-mentioned points, and consists of dividing a plurality of terminals into groups, installing a sub-control panel for each control area of the grouped terminals, and using the sub-control panel to control the plurality of terminals. The purpose of this invention is to provide a time-division remote control method that aims to collectively control devices and perform detailed control using control information.

以下実施例により本発明を詳細に説明する。第1図にお
いて、1は制御盤で、副制御盤2から送られてくる情報
を基にして各端末器3への制御信号を作り送出する。端
末器3は照明器具のような器具を制御するもので、図示
のように群分けして各々担当する副制御盤2を設置して
おく。各端末器3および副制御盤2は夫々個有のアドレ
スを有している。制御盤1から送出する伝送信号は第2
図のように、スタート信号Ssとそれに続く端末器アド
レス信号SAと制御信号Scから成り、更に端末器3か
らの返送信号時間帯TRから成る。制御盤1からは時分
割サイクリツクに各副制御盤2、端末器3に対してアド
レス信号SA及び制御信号Scを送る。本実施例として
は、制御盤1からの伝送信号を各副制御盤2で常時読み
取り、その信号が副制御盤2に固有に設定されたアドレ
スに一致した時、副制御盤2にキー入力されている情報
を信号化し、この信号を返送信号時間帯TRにおいて制
御盤1に返送し、この制御盤1より該副制御盤2により
群分けされた端末器3に制御信号Scを伝送し、各端末
器3に接続されている照明器具等を一括集中制御するも
のである。ここで、制御盤1の構成と作用を概略説明す
る。
The present invention will be explained in detail below with reference to Examples. In FIG. 1, reference numeral 1 denotes a control panel, which creates and sends control signals to each terminal 3 based on information sent from a sub-control panel 2. The terminal devices 3 are for controlling appliances such as lighting equipment, and are divided into groups as shown in the figure, and sub-control panels 2 are installed for each group. Each terminal device 3 and sub-control panel 2 has a unique address. The transmission signal sent from control panel 1 is
As shown in the figure, it consists of a start signal Ss, followed by a terminal device address signal SA and a control signal Sc, and further consists of a return signal time period TR from the terminal device 3. The control panel 1 sends an address signal SA and a control signal Sc to each sub-control panel 2 and terminal device 3 in a time-division cycle. In this embodiment, the transmission signal from the control panel 1 is constantly read by each sub-control panel 2, and when the signal matches the address uniquely set for the sub-control panel 2, a key is input to the sub-control panel 2. This signal is returned to the control panel 1 in the return signal time period TR, and the control signal Sc is transmitted from this control panel 1 to the terminal devices 3 grouped by the sub control panel 2. This is to centrally control the lighting equipment etc. connected to the terminal device 3. Here, the configuration and operation of the control panel 1 will be briefly explained.

制御盤1は副制御盤2・・・からの返送信号を検出し各
副制御盤2・・・の入力情報を監視する。第3図に示す
論理演算部21は、操作入力部22からの操作入力、受
信処理部29からの副制御盤2の入力の情報により制御
データメモリ24を演算し変更する。あるいは表示部2
3に表示信号を演算表示する他、送信信号発生部25の
送信信号に同期し、送信すべきアドレス信号及び制御信
号を演算し、送信信号発生部25に送る。送信信号発生
部25は、論理演算部21から送られたアドレス、制御
?号を送信波形に変換し送信部26に送ると同時に論理
演算部21へ同期信号を送る。送信部26は送信信号発
生部25から送られてきた信号を送信信号に変換し副制
御盤2・・・に送る。受信処理部29は受信信号検出部
28、受信判定部27より構成され、受信信号検出部2
8は、副制御盤2から送られてきた返送信号を検出し、
受信判定部27へ送る。受信判定部27は返送信号が正
しいデータかどうか判定し、これが正しいデータの場合
論理演算部21へ送る。尚、伝送信号の端末器アドレス
信号SAはlからMAXまで行くと再度1から送出する
時分割サイクリツク方式である。ここで、副制御盤2か
ら制御盤1へ送る信号SBは返送信号時間TR内に送出
される。したがつて、端末器アドレス信号SAで示すア
ドレスの端末器3に対してつぎに続く制御信号Scを与
えて器具を制御する。本発明では、副制御盤2も端末器
3に対してlアドレスをとり、その返送信号時間帯にキ
ーボード4から入力された制御情報を制御盤1へ送出す
るもの,で、副制御盤2について詳細に説明する。
The control panel 1 detects return signals from the sub-control panels 2... and monitors the input information of each sub-control panel 2.... The logic operation unit 21 shown in FIG. 3 calculates and changes the control data memory 24 based on the operation input from the operation input unit 22 and the information input to the sub-control panel 2 from the reception processing unit 29. Or display section 2
In addition to calculating and displaying the display signal at 3, the address signal and control signal to be transmitted are calculated and sent to the transmission signal generation section 25 in synchronization with the transmission signal of the transmission signal generation section 25. The transmission signal generation section 25 receives the address and control signal sent from the logic operation section 21. It converts the signal into a transmission waveform and sends it to the transmission section 26, and at the same time sends a synchronization signal to the logic operation section 21. The transmitting section 26 converts the signal sent from the transmitting signal generating section 25 into a transmitting signal and sends it to the sub control panel 2 . The reception processing unit 29 includes a reception signal detection unit 28 and a reception determination unit 27.
8 detects the return signal sent from the sub control panel 2,
It is sent to the reception determination section 27. The reception determining section 27 determines whether the returned signal is correct data, and if it is correct data, sends it to the logical operation section 21. Note that the terminal device address signal SA of the transmission signal is of a time-division cyclic type in which it is sent again from 1 after going from 1 to MAX. Here, the signal SB sent from the sub-control panel 2 to the control panel 1 is sent within the return signal time TR. Therefore, the next control signal Sc is given to the terminal 3 having the address indicated by the terminal address signal SA to control the appliance. In the present invention, the sub control panel 2 also takes an l address for the terminal 3 and sends control information input from the keyboard 4 to the control panel 1 during the return signal time period. Explain in detail.

第4図において、信号線5より入つた第2図に示す信号
はパルス巾検出回路6で信号パルス巾を検出し、スター
ト信号Ssによつてアドレスレジスタ7、制御信号レジ
スタ8をりセツトして同期をとる。次にアドレス信号S
Al制御信号SOを受信し、各々アドレスレジスタ7、
制御信号レジスタ8内に書込む。次にスイツチSW,〜
SW8で設定したアドレスとアドレスレジスタ7の内容
が一致しているとアンドゲート9の出力が1となり、カ
ウンタ10のQの出力とアンドゲート11で論理積をと
り、lとなれば返送信号ドライブ回路12のG入力に入
れ、第3のレジスタ13の出力に応じて返送信号として
送出する。返送信号を送出し終わるとパルスCPを出し
、0Rゲート14を介して第1のレジスタ15、第2の
レジスタ16、第3のレジスタ13に対してクロツクを
与えデータのシフトを行なう。キーボード4からの入力
信号はキーボードエンコーダ17によりエンコードした
信号を第!のレジスタ15に書き込み、この時、端末器
番号、次に制御情報の0N又は0FFをキー入力する。
例えば、130Nとすると、第3のレジスタ13に1、
第2のレジスタ16に3、第1のレジスタ15に0Nの
情報が入る。入力情報はと入れることにすると、前例の
130Nとすると第1のレジスタ15、第2のレジスタ
16、第3のレジスタ13に情報が入り、同時にカウン
タ10は3をカウントして出力Q=1となる。
In FIG. 4, the signal shown in FIG. 2 inputted from the signal line 5 is detected by the pulse width detection circuit 6, and the address register 7 and control signal register 8 are reset by the start signal Ss. Synchronize. Next, address signal S
receiving the Al control signal SO, address registers 7 and 7, respectively;
Write into control signal register 8. Next, switch SW, ~
If the address set by SW8 and the contents of address register 7 match, the output of AND gate 9 becomes 1, and the output of Q of counter 10 and AND gate 11 are ANDed, and if it becomes 1, the return signal drive circuit is activated. 12, and sends it out as a return signal in accordance with the output of the third register 13. When the return signal is sent out, a pulse CP is issued, and a clock is applied to the first register 15, second register 16, and third register 13 via the 0R gate 14 to shift data. The input signal from the keyboard 4 is the signal encoded by the keyboard encoder 17! At this time, key-input the terminal device number and then the control information 0N or 0FF.
For example, if it is 130N, 1 is stored in the third register 13,
Information of 3 is entered into the second register 16 and information of 0N is entered into the first register 15. If the input information is 130N as in the previous example, the information will be input to the first register 15, second register 16, and third register 13, and at the same time, the counter 10 will count 3 and output Q = 1. Become.

この状態になつていると、制御盤1からの信号のアドレ
ス信号SAとその副制御盤2の設定アドレス(SWl〜
8で設定)が一致すると、カウンタ10の出力Qとアン
ドゲート9の出力をアンドゲート11で論理積を取り、
返送信号ドライブ回路12のGに入れ、この回路を動作
状態にする。これにより第3のレジスタ13の内容を返
送信号時間帯に制御盤1へ送出する。4ビツトのデータ
の送出が終るとCPパルスを出し、0Rゲート14を介
して第1のレジスタ15→第2のレジスタ16→第3の
レジスタ13に各々データをシフトする。
In this state, the address signal SA of the signal from the control panel 1 and the setting address of the sub control panel 2 (SWl~
8) match, the output Q of the counter 10 and the output of the AND gate 9 are ANDed by the AND gate 11,
The return signal is input to G of the drive circuit 12 to put this circuit into operation. As a result, the contents of the third register 13 are sent to the control panel 1 during the return signal time period. When the transmission of 4-bit data is completed, a CP pulse is issued, and the data is shifted through the 0R gate 14 to the first register 15, second register 16, and third register 13, respectively.

次にアドレスが一致すると前回と同様にして信号を送出
し、3回送出を完了すると次の同じアドレスの時に制御
盤1から受信確認信号を制御信号として伝送し、この信
号によつてアンドゲート9とアンドゲート18によりカ
ウンタ10をりセツトし、再度キーボード4から3回情
報が入つてカウンタ10の出力Q=1となるまでこの副
制御盤2は返送信号は出さない。この間の関係のタイム
チヤートを第5図に示す。上記構成において、第5図の
タイムチヤートで副制御盤2から制御情報を送出すると
、アドレス1からアドレス255まで出す場合、かなり
の時間を必要とするので、キー入力してから処理完了ま
で数秒かかり、不更である。
Next, when the addresses match, a signal is sent out in the same way as the previous time, and when the third sending is completed, the reception confirmation signal is sent from the control panel 1 as a control signal at the next same address, and this signal causes the AND gate 9 The counter 10 is reset by the AND gate 18, and the sub control panel 2 does not issue a return signal until information is input three times from the keyboard 4 and the output of the counter 10 becomes Q=1. A time chart of this relationship is shown in FIG. In the above configuration, when the control information is sent from the sub control panel 2 using the time chart shown in Figure 5, it takes a considerable amount of time to send from address 1 to address 255, so it takes several seconds from key input to completion of processing. , unchanged.

そのため、第6図のようにアドレスiに設定してある副
制御盤2内にキー入力情報がセツトされていると返送信
号の1を出し、制御盤1で返送信号を受信すると再度ア
ドレスiの1フレームを送出し、つぎも同様にしてアド
レスiに対する信号を合計4回送出し、副制御盤2内に
入れた情報を収集し終つてからつぎのアドレスi+1に
進むようにすることにより、,キー入力してから情報転
送完了までの時間が短かくて済み、キー入力してから制
脚動作完了(制御盤1から対象端末器3への情報伝達を
行なう訳)迄の時間がはやくできる。本発明は上述のよ
うに、複数の端末器を群分けしてこれら群分けされた複
数の端末器を一括制御する副制御盤に端末器と同列の1
アドレスを与え、副制御盤のキーボードから入力された
端末器を制御すべく制御情報のフオーマツトが成立した
後に、制御盤から時分割伝送された伝送信号からこの副
制御盤のアドレス信号を受信した場合に伝送信号の制御
信号の後に続く返送信号時間帯において前記キーボード
からのキ一入力された制御情報を制御盤に返送し、該制
御情報がl回の返送では終らない時には制御盤からの1
サイクル後の同じアドレス信号が送出された時にキ一入
力された残りの制御情報を副制御盤から制御盤へ返送信
号時間帯内にて返送し、制御盤では副制御盤より返送さ
れた返送信号を検定し、制御情報のフオーマツトに合つ
ていれば、1サイクル後に制御盤より該副制御盤に受信
確認信号を伝送し、制御盤でこの制脚情報から制御信号
を作成し、該制御信号を制脚盤より該当する端末器へ時
分割伝送するようにしたので、副制御盤により制御エリ
アごとに種々の制御情報を入力して細かな制御ができる
効果を奏するものである。
Therefore, as shown in Fig. 6, if key input information is set in the sub control panel 2 set to address i, a return signal of 1 is issued, and when the control panel 1 receives the return signal, the key input information is set to address i again. By transmitting one frame, and then transmitting the signal to address i in the same manner a total of four times, and proceeding to the next address i+1 after collecting the information stored in the sub control panel 2, the key The time from input to the completion of information transfer is short, and the time from key input to completion of the leg bracing operation (information transmission from the control panel 1 to the target terminal 3) can be shortened. As described above, the present invention divides a plurality of terminal devices into groups, and installs a sub-control panel that controls the grouped plurality of terminal devices in a single unit on the same level as the terminal device.
When the address signal of this sub-control panel is received from the transmission signal time-divisionally transmitted from the control panel after the address is given and the format of control information is established to control the terminal device input from the keyboard of the sub-control panel. In the return signal period following the control signal of the transmission signal, the control information inputted from the keyboard is returned to the control panel, and if the control information does not finish with one return, one return signal from the control panel
When the same address signal after the cycle is sent out, the remaining control information inputted by the key is sent back from the sub control panel to the control panel within the return signal time period, and the control panel receives the return signal sent back from the sub control panel. If it matches the control information format, the control panel transmits a reception confirmation signal to the sub control panel after one cycle, the control panel creates a control signal from this leg restraint information, and transmits the control signal. Since the information is transmitted from the control panel to the corresponding terminal device in a time-division manner, various control information can be entered for each control area using the sub-control panel to perform detailed control.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明遠隔制御装置の一実施例のブロツク回路
図、第2図は同上の伝送信号波形図、第3図は同上の匍
擲盤の概略ブロツク図、第4図は同上の副制御盤のブロ
ツク回路図、第5図は同上の副制御盤の動作タイムチヤ
一ト、第6図は同上の副制御盤の他の実施例の動作タイ
ムチヤ一卜である。 1 ・・・・・・制御盤、2・・・・・・副制御盤、3
・・・・・・端末器、4・・・・・・キーボード。
FIG. 1 is a block circuit diagram of an embodiment of the remote control device of the present invention, FIG. 2 is a transmission signal waveform diagram of the same, FIG. FIG. 5 is a block circuit diagram of the control panel, FIG. 5 is an operating time chart of the sub-control panel as described above, and FIG. 6 is an operating time chart of another embodiment of the sub-control panel as described above. 1...Control panel, 2...Sub control panel, 3
...Terminal, 4...Keyboard.

Claims (1)

【特許請求の範囲】[Claims] 1 制御盤よりアドレス信号、制御信号等からなる伝送
信号を、夫々固有のアドレスを有する複数の端末器に信
号線を介してサイクリツクに時分割伝送し、伝送信号の
アドレス信号と自己のアドレスが一致した端末器ではア
ドレス信号に続く制御信号に基いて負荷を制御するよう
にした時分割遠隔制御システムにおいて、複数の端末器
を群分けしてこれら群分けされた複数の端末器を一括制
御する副制御盤に端末器と同列の1アドレスを与え、副
制御盤のキーボードから入力された端末器を制御すべく
制御情報のフォーマットが成立した後に、制御盤から時
分割伝送された伝送信号からこの副制御盤のアドレス信
号を受信した場合に伝送信号の制御信号の後に続く返送
信号時間帯において前記キーボードからのキー入力され
た制御情報を制御盤に返送し、該制御情報が1回の返送
では終らない時には制御盤からの1サイクル後の同じア
ドレス信号が送出された時にキー入力された残りの制御
情報を副制御盤から制御盤へ返送信号時間帯内にて返送
し、制御盤では副制御盤より返送された返送信号を検定
し、制御情報のフォーマットに合つていれば、1サイク
ル後に制御盤より該副制御盤に受信確認信号を伝送し、
制御盤でこの制御情報から制御信号を作成し、該制御信
号を制御盤より該当する端末器へ時分割伝送するように
した時分割遠隔制御方法。
1 Transmission signals consisting of address signals, control signals, etc. are cyclically and time-divisionally transmitted from the control panel to multiple terminal devices each having a unique address via signal lines, and the address signal of the transmission signal matches the own address. In a time-division remote control system in which the load is controlled based on the control signal following the address signal, there is a subsystem that divides multiple terminals into groups and controls these grouped terminals all at once. After giving the control panel one address in the same column as the terminal device and establishing the format of the control information to control the terminal device input from the keyboard of the sub control panel, this sub When the address signal of the control panel is received, the control information keyed from the keyboard is returned to the control panel in the return signal time period following the control signal of the transmission signal, and the control information is not completed with one return. If not, the remaining control information keyed in when the same address signal is sent one cycle later from the control panel is returned from the sub-control panel to the control panel within the return signal time period, and the control panel returns the remaining control information to the sub-control panel. The return signal sent back is verified, and if it matches the format of the control information, the control panel transmits a reception confirmation signal to the sub control panel after one cycle,
A time-division remote control method in which a control panel creates a control signal from this control information and transmits the control signal from the control panel to a corresponding terminal device in a time-division manner.
JP1085978A 1978-01-31 1978-01-31 Time division remote control method Expired JPS5923519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1085978A JPS5923519B2 (en) 1978-01-31 1978-01-31 Time division remote control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1085978A JPS5923519B2 (en) 1978-01-31 1978-01-31 Time division remote control method

Publications (2)

Publication Number Publication Date
JPS54103980A JPS54103980A (en) 1979-08-15
JPS5923519B2 true JPS5923519B2 (en) 1984-06-02

Family

ID=11762073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085978A Expired JPS5923519B2 (en) 1978-01-31 1978-01-31 Time division remote control method

Country Status (1)

Country Link
JP (1) JPS5923519B2 (en)

Also Published As

Publication number Publication date
JPS54103980A (en) 1979-08-15

Similar Documents

Publication Publication Date Title
CA1070847A (en) Clock pulse control system for microcomputer systems
EP0106153B1 (en) A repeat control apparatus for a serial interface keyboard apparatus
JPS5923519B2 (en) Time division remote control method
JP2520872B2 (en) Image display device
EP0111251A1 (en) Data transmission system
JPS6217779B2 (en)
JP2578996B2 (en) Liquid crystal display
SU1746393A1 (en) Device for training operators
JP2589851B2 (en) Display data display control method
JPS62279418A (en) Power source application system
JPS622856Y2 (en)
JPS6031307B2 (en) remote control device
SU501469A1 (en) A device for receiving a series of pulses
KR920003696A (en) Data transmission device of multi system
KR0169370B1 (en) Liquid crystal display signal processing circuit of data enable signal priority processing
SU1128243A2 (en) Device for exchanging data between control computer and controlled processes
JPS58166424A (en) Timing control system for interface part
SU1105354A1 (en) Device for displaying train number on annunciation panel of dispatcher controlled signals
SU412620A1 (en)
SU1547050A1 (en) Pulse repetition rate multiplier
SU746490A1 (en) Interface
SU1112359A1 (en) Interface
JPS626779Y2 (en)
JPH0729506Y2 (en) IC tester with shift type pattern generator
JPH0448262B2 (en)