JPS5929010B2 - 信号圧縮装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は入出力伝達特性が指数関数となる信号圧縮装置
に関するものである。

背景技術とその問題点 従来より録音・再生系におけるＳ／Ｎを改善するための
ノイズ・リダクション方式として、ｄｂｘ社より第１図
に示すようなデシリニア方式と称されるものが提案され
ている。

この方式では、記録時に入力信号Ｖｉｎを入力レベルの
１／２乗に比例した出力レベルを有する圧縮器１に加え
て、ダイナミックレンジをｄＢで１／２に圧縮し、この
圧縮された出力Ｖ１を磁気テープ、レコード盤等の記録
媒体２に記録し、再生時に再生出力Ｖ２を入力レベルの
２乗に比例する出力を有する伸長器３に加えて、ダイナ
ミックレンジをｄＢで２倍に拡大した出力ｖｏｕｔを得
るようにしている。

このように入力信号Ｖｉｎのダイナミックレンジを１／
２に圧縮して記録し、再生時に２倍に拡大することによ
り、出力Ｖｏｕｔ中の信号レベルを変化させることなく
、磁気テープのヒス・ノイズ等のノイズレベルを実質的
に低減させるようにしている。上記圧縮器１及び伸長器
３として従来より第２図Ａ、Ｂに示すものが知られてい
る。

同図Ａのものは、制御電圧Ｖｃによつて利得Ａが、Ａ＝
Ａ０ｅＣ１Ｖｃ（但し、Ａｏ：基準利得、Ｃ１■定数）
の指数関数で変化する利得制御回路（以下ＶＣＡと略称
する）４と、このＶＣＡ４の入力Ｖｉを入力とし且つ出
力ＶｃがＶＣ＝Ｃ２−１１ｎｋＶｉ（但し、Ｃ２及びに
は定数）で変化する対数変換回路５ａとにより構成され
ている。

また同図Ｂに示すものは、上記ＶＣＡ４と、このＶＣＡ
４の出力Ｖ。を入力とし且つ出力ＶｃがＶｃ＝Ｃ２−１
１ｎｋＶ０で変化する対数変換回路５ｂとにより構成さ
れている。同図Ａの回路はＣ２＝２とすることにより１
／２乗圧縮器となり、ｃ２＝ｎとすることにより２乗伸
長器となる。

また同図Ｂの回路は、Ｃ２＝２とすることにより１／２
乗圧縮器となり、ｃ２−ｎとすることにより２乗伸長器
となる。この第２図Ａ、Ｂの回路はＣ１、Ｃ２の比を変
えることによつて任意のべき乗伝達特性を得ることがで
きる特徴を持つている。

しかしながらＶＣＡ４及び対数変換回路５ａ、５ｂの理
想特性からのずれ、温度特性、回路素子のばらつき等が
目的とする伝達特性に直接影響を及ぼすため、均一な１
／２乗特性及び２乗特性を得ることが困難であつた。特
に回路素子のばらつきはこれを極度に高い精度で抑える
必要があるため、実際の回路設計を困難なものにしてい
た。発明の目的 本発明は上記の問題を解決し、所望のべき乗特性を有す
る圧縮器及び伸長器を簡単に得ることができる信号圧縮
装置を提供するものである。

発明の概要本発明は入力端子と出力端子間にｎ個のＶＣ
Ａを直列接続すると共に、ｍ個のＶＣＡを直列接続して
その初段のＶＣＡを上記入力端子に接続し、最終段のＶ
ＣＡの出力電圧にバイアス電圧を加算して得られる制御
電圧を、上記ｎ個及びｍ個のＶＣＡに加えるようにした
ものである。

このように構成することによつて、特に精度の高いＶＣ
Ａを用いることなく、所望のべき乗伝達特性を有する信
号圧縮装置を容易に得ることができる。実施例第３図は
信号圧縮装置の実施例を示す。

図において、利得Ａｌ，Ａ２・・・・・・Ａｎを有する
ｎ個のアンプ１０１，１０２〜１０。

の各々に、制御電圧Ｖ。によりその利得Ａ（ＶＯ）が制
御されるｎ個のＶＣＡｌｌを夫々直列に接続して対と成
し、これらの対を直列接続している。入力信号ＶｉＯが
この直列回路に加えられることにより、出力信号ＶＯｕ
ｔが得られる。一方、利得Ａｌ，Ａ２・・・・・・輻を
有するｍ個のアンプ１２１，１２２・・・・・・１２ｎ
１の各々に、制御電圧ＶＧによりその利得Ａ（ＶＧ）が
制御されるｍ個のＶＣＡｌ３を夫々直列に接続して対と
成し、これらの対を直列に接続して、この直列回路に上
記入力信号Ｖｉｎの一部が加えられている。

この直列回路の出力Ｖ３は５点においてバイアス電圧−
ＶＢと加算され、制御電圧ＶＧ＝Ｖ３−ＶＢを得るよう
にしている。尚、この第３図においては、ＶＣＡｌｌと
アンプ１０１〜１０ｎの直列回路は交流信号系とし、Ｖ
ＣＡｌ３とアンプ１２１〜１２ｍの直列回路は入力信号
Ｖｉｎを整流した信号に基く直流信号系としてもよく、
またアンプ１２ｎ１の出力迄を交流信号系とし、その出
力を整流して用いることも可能である。

またアンプ１０１〜１０ｎ及びアンプ１２１〜１２ｍの
利得Ａｌ，Ａ２・・・・・・Ａｎ，Ａｒｎは全て等しい
大きさでもよい。次に上記構成による回路の入出力特性
について説明する。

第３図の回路においては文式が成立する。

２式より ▲ ト １１１五１１ ３式を１式に代入すると ４式において、バイアス電圧ＶＢはＶ。

の変動を無視し得るようにするための直流電圧であつて
、このＶＢを充分大とすることによつて、右辺第２項を
一定と見做すことができる。また右辺第１項は定数項と
なる。従つて、４式の出力Ｖ。

ｕｔは入力Ｖｉｎの（１−旦）乗に比例したものとなり
、第３図の回路はＭ，ｍｎが正の整数であるという条件
下で、１より小さいべき乗関数の入出力伝達特性を有す
る圧縮器となる。

この圧縮器を１／２乗圧縮器とするには、最小利得で構
成する場合、ｍ＝２，ｎ＝１に選べばよく、さらにＭ，
ｎの値を選ぶことにより、任意のべき数を得ることがで
きる。次に、圧縮器を増巾器の負帰還回路に挿入するこ
とにより、伸長器を得ることができる。

即ち、第３図の圧縮器を、第４図のように演算増巾器１
４と組み合せることによつて伸長器を得ることができる
。第４図において、最終段のアンブ１０。

の出力Ｖ４が演算増巾器１４の負端子に加えられると共
に、入力信号Ｖｉｎが正端子に加えられるように成され
ている。ＶＯｕｔはこの演算増巾器１４より得られ、こ
の出力Ｖ。Ｏｌの一部は初段のＶＣＡｌｌ，ｌ３の入力
端に負帰還されている。上記構成によれば、演算増巾器
１４の負端子と出力端子との間の負帰還回路に第３図の
回路全体が接続されたことになり、第４図の回路は伸長
器を構成する。

この場合、上記４式のＶＯｕｔはＶ４となる。そして負
帰還量を充分大とすれば、この演算増巾器１４は入力Ｖ
４に対して−１乗の入出力特性を示し、従つて出力ＶＯ
ｕｔとしては４式のべき数を逆数としたものが得られる
。即ち、となる。この第４図の回路を２乗伸長器として
用いるにはｍ＝２，ｎ−１とすればよい。上述した第３
図及び第４図で用いられるＶＣＡｌｌ，ｌ３としては、
その入出力伝達特性が制御電圧により指数関数で変化す
るものを使用する必要はない。

また回路素子のばらつきや温度特性等による影響が殆ん
どないので、単にＶＣＡの種々の特性が略等しいものを
使用すればよい。尚、例えば１／２乗圧縮器として使用
する場合、圧縮器は入力レベル変化の１／２乗（＝１−
一）分を吸収することになるため、各ＶＣＡに使用され
る利得制御素子としては、最大人力レベル変化の１／２
乗の利得可変能力が要求される。例えば最大人力レベル
変化が１００ｄＢの場合は５０ｄＢの利得可変能力を必
要とする。このような目的に沿つた利得制御素子として
、利得変化量が充分大きく、また特性が安定でＩＣ化の
容易さの理由等から、分布ドレインＦＥＴを適用するこ
とができる。また第３図及び第４図ではＶＣＡｌｌとア
ンプ１０１〜１０ｎの系を交流系として説明したが、こ
の系を直流系とすることも可能である。発明の効果 各利得制御素子は指数関数人出力特性を持つ必要がなく
、また第２図Ａ，Ｂにおける対数変換回路５ａ，５ｂも
必要としない。

また回路素子のばらつきや温度特性等による影響が殆ん
どない。このため所望の圧縮率及び伸長率を有する圧縮
器及び伸長器を容易に得ることができる。特にノイズ・
リダクシヨン回路に用いた場合には高品質の音声処理を
行うことができる。

【図面の簡単な説明】

第１図は従来のノイズ・リダクシヨン装置の一例を示す
プロツク図、第２図Ａ，Ｂは従来の圧縮器及び伸長器の
一例を示すプロツク図、第３図は本発明の実施例を示す
プロツク図、第４図は本発明を伸長器に適用した場合の
プロツク図である。

Claims (1)

【特許請求の範囲】
1. １ 夫々電圧制御型の利得制御素子を有し且つ略同一特
   性を有するｎ個の増巾器を入力端子と出力端子との間に
   直列に接続すると共に、夫々電圧制御型の利得制御素子
   を有し且つ略同一特性を有するｍ個の増巾器を直列に接
   続してその初段の増巾器の入力端を上記入力端子に接続
   すると共に最終段の増巾器の出力電圧にこの出力電圧よ
   り充分大なるバイアス電圧を加算し、この加算された電
   圧を制御電圧として上記ｎ個の増巾器及びｍ個の増巾器
   における利得制御素子に夫々加えることにより、上記入
   力端子に加えられる入力信号を［（１−（ｍ／ｎ）］乗
   に圧縮した出力信号を上記出力端子から取り出すように
   したことを特徴とする信号圧縮装置。