JPS5929009B2 - 信号伸長装置 - Google Patents
信号伸長装置Info
- Publication number
- JPS5929009B2 JPS5929009B2 JP50103718A JP10371875A JPS5929009B2 JP S5929009 B2 JPS5929009 B2 JP S5929009B2 JP 50103718 A JP50103718 A JP 50103718A JP 10371875 A JP10371875 A JP 10371875A JP S5929009 B2 JPS5929009 B2 JP S5929009B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- series
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力伝達特性が指数関数となる信号伸長装置
に関するものである。
に関するものである。
背景技術とその問題点
従来より録音・再生系におけるＳ／Ｎを改善するための
ノイズ・リダクション方式として、ｄｂｘ社より第１図
に示すようなデシリニア方式と称されるものが提案され
ている。
ノイズ・リダクション方式として、ｄｂｘ社より第１図
に示すようなデシリニア方式と称されるものが提案され
ている。
この方式では、記録時に入力信号Ｖｉｎを入力レベルの
１／２乗に比例した出力レベルを有する圧縮器１に加え
て、ダイナミックレンジをｄＢで１／２に圧縮し、この
圧縮された出力Ｖ１を磁気テープ、レコード盤等の記録
媒体２に記録し、再生時に再生出力Ｖ２を入力レベルの
２乗に比例する出力を有する伸長器３に加えて、ダイナ
ミックレンジをｄＢで２倍に拡大した出力Ｖｏｕｔを得
るようにしている。
１／２乗に比例した出力レベルを有する圧縮器１に加え
て、ダイナミックレンジをｄＢで１／２に圧縮し、この
圧縮された出力Ｖ１を磁気テープ、レコード盤等の記録
媒体２に記録し、再生時に再生出力Ｖ２を入力レベルの
２乗に比例する出力を有する伸長器３に加えて、ダイナ
ミックレンジをｄＢで２倍に拡大した出力Ｖｏｕｔを得
るようにしている。
このように入力信号Ｖｉｎのダイナミックレンジを１／
２に圧縮して記録し、再生時に２倍に拡大することによ
り、出力Ｖｏｕｔ中の信号レベルを変化させることなく
、磁気テープのヒス・ノイズ等のノイズレベルを実質的
に低減させるようにしている。上記圧縮器１及び伸長器
３として従来より第２図Ａ、Ｂに示すものが知られてい
る。
２に圧縮して記録し、再生時に２倍に拡大することによ
り、出力Ｖｏｕｔ中の信号レベルを変化させることなく
、磁気テープのヒス・ノイズ等のノイズレベルを実質的
に低減させるようにしている。上記圧縮器１及び伸長器
３として従来より第２図Ａ、Ｂに示すものが知られてい
る。
同図Ａのものは、制御電圧Ｖｃによつて利得ＡがＡ＝Ａ
、ｅＣ１Ｖｃ（但し、Ａｏ：基準利得、Ｃ、：定数）の
指数関数で変化する利得制御回路（以下ＶＣＡと略称す
る）４と、このＶＣＡ４の入力Ｖｉを入力とし且つ出力
ＶｃがＶｃ＝Ｃ２′１１ｎｋＶｌ（但し、Ｃ２及びには
定数）で変化する対数変数回路５ａとにより構成されて
いる。
、ｅＣ１Ｖｃ（但し、Ａｏ：基準利得、Ｃ、：定数）の
指数関数で変化する利得制御回路（以下ＶＣＡと略称す
る）４と、このＶＣＡ４の入力Ｖｉを入力とし且つ出力
ＶｃがＶｃ＝Ｃ２′１１ｎｋＶｌ（但し、Ｃ２及びには
定数）で変化する対数変数回路５ａとにより構成されて
いる。
また同図Ｂに示すものは、上記ＶＣＡ４と、このＶＣＡ
４の出力り。を入力とし出力ＶｃがＶｃ＝Ｃｉ１１ｎｋ
Ｖ０で変化する対数変換回路５ｂとにより構成されてい
る。同図Ａの回路はＣ２−２とすることにより１／２乗
圧縮器となり、Ｃ２＝丁とすることにより２乗伸長器と
なる。また同図Ｂの回路は、Ｃ２＝２とすることにより
１／２乗圧縮器となり、Ｃ２一ーとすることにより２乗
伸長器となる。この第２図Ａ、Ｂの回路はＣ１、Ｃ２の
比を変えることによつて任意のべき乗伝達特性を得るこ
とができる特徴を持つている。
４の出力り。を入力とし出力ＶｃがＶｃ＝Ｃｉ１１ｎｋ
Ｖ０で変化する対数変換回路５ｂとにより構成されてい
る。同図Ａの回路はＣ２−２とすることにより１／２乗
圧縮器となり、Ｃ２＝丁とすることにより２乗伸長器と
なる。また同図Ｂの回路は、Ｃ２＝２とすることにより
１／２乗圧縮器となり、Ｃ２一ーとすることにより２乗
伸長器となる。この第２図Ａ、Ｂの回路はＣ１、Ｃ２の
比を変えることによつて任意のべき乗伝達特性を得るこ
とができる特徴を持つている。
しかしながらＶＣＡ４及び対数変換回路５ａ，５ｂの理
想特性からのずれ、温度特性、回路素子のばらつき等が
目的とする伝達特性に直接影響を及ぼすため、均一な１
／２乗特性及び２乗特性を得ることが困難であつた。特
に回路素子のばらつきはこれを極度に高い精度で抑える
必要があるため、実際の回路設計を困難なものにしてい
た。発明の目的 本発明は上記の問題を解決し、所望のべき乗特性を簡単
に得ることができる信号伸長装置を提供するものである
。
想特性からのずれ、温度特性、回路素子のばらつき等が
目的とする伝達特性に直接影響を及ぼすため、均一な１
／２乗特性及び２乗特性を得ることが困難であつた。特
に回路素子のばらつきはこれを極度に高い精度で抑える
必要があるため、実際の回路設計を困難なものにしてい
た。発明の目的 本発明は上記の問題を解決し、所望のべき乗特性を簡単
に得ることができる信号伸長装置を提供するものである
。
発明の概要
本発明は夫々ｍ個、ｎイ臥ｋ個及び１個のＶＣＡが直列
に接続されて成る第１、第２、第３及び第４の直列回路
を設け、上記第１の直列回路を入力端子と出力端子とを
間に接続すると共に上記第２、第３及び第４の直列回路
を直列に接続し、上記第２の直列回路の初段を上記入力
端子に接続すると共に、最終段の出力電圧とこの出力電
圧より充分に大なる第１のバイアス電圧とを加算して得
られる第１の制御電圧により上記第２及び第３の直列回
路のＶＣＡを制御するように成し、上記第４の直列回路
の最終段の出力電圧とこの出力電圧より充分大なる第２
のバイアス電圧とを加算して得られる第２の制御電圧に
より上記第１及び第４の直列回路のＶＣＡを制御するよ
うにしたものである。
に接続されて成る第１、第２、第３及び第４の直列回路
を設け、上記第１の直列回路を入力端子と出力端子とを
間に接続すると共に上記第２、第３及び第４の直列回路
を直列に接続し、上記第２の直列回路の初段を上記入力
端子に接続すると共に、最終段の出力電圧とこの出力電
圧より充分に大なる第１のバイアス電圧とを加算して得
られる第１の制御電圧により上記第２及び第３の直列回
路のＶＣＡを制御するように成し、上記第４の直列回路
の最終段の出力電圧とこの出力電圧より充分大なる第２
のバイアス電圧とを加算して得られる第２の制御電圧に
より上記第１及び第４の直列回路のＶＣＡを制御するよ
うにしたものである。
このように構成することによつて、特に精度の高いＶＣ
Ａを用いることなく、所望のべき乗伝達特性を有する信
号伸長装置を容易に得ることができる。実施例 第３図において、入力信号Ｖｉｎはｍ個直列接続された
ＶＣＡ６に加えられ、最終段のＶＣＡ６より出力信号Ｖ
。
Ａを用いることなく、所望のべき乗伝達特性を有する信
号伸長装置を容易に得ることができる。実施例 第３図において、入力信号Ｖｉｎはｍ個直列接続された
ＶＣＡ６に加えられ、最終段のＶＣＡ６より出力信号Ｖ
。
ｕｔを得るように成されている。各ＶＣＡ６は制御電圧
Ｖ。により利得Ａ（ＶＧ）が制御される。一方、入力信
号ＶｉＯの一部はｎ個直列接続されたＶＣＡ７に加えら
れ、最終段のＶＣＡ７の出力Ｖ３はさらにｋ個直列接続
されたＶＣＡ８に加えられる。
Ｖ。により利得Ａ（ＶＧ）が制御される。一方、入力信
号ＶｉＯの一部はｎ個直列接続されたＶＣＡ７に加えら
れ、最終段のＶＣＡ７の出力Ｖ３はさらにｋ個直列接続
されたＶＣＡ８に加えられる。
これらのＶＣＡ７，８は制御電圧Ｖにより、その利得Ａ
（を制御される。上記出力Ｖ３の一部は４点に加えられ
、この５点でバイアス電圧−ＶＢｌが加算されることに
より、上記制御電圧Ｖ＝Ｖ３−ＶＢｌを得るように成さ
れている。ＶＣＡ８の最終段の出力Ｖ４は、さらに１個
直列接続されたＶＣＡ９に加えられて出力Ｖ５を得る。
このＶＣＡ９は上記ＶＣＡ６と共に制御電圧ＶＧにより
、その利得Ａ（ＶＧ）を制御される。また、５点におい
て上記出力Ｖ５とパイアス電圧一ＶＢ２とが加算される
ことにより、上記制御電圧Ｖ。−Ｖ５−ＶＢ２を得るよ
うに成されている。尚、ＶＣＡ６の入出力は交流信号で
あり、ＶＣＡ７，８，９の入出力は入力信号Ｖｉｎを整
流した信号に基く直流信号である。次に上記構成による
回路の入出力特性について説明する。
（を制御される。上記出力Ｖ３の一部は４点に加えられ
、この５点でバイアス電圧−ＶＢｌが加算されることに
より、上記制御電圧Ｖ＝Ｖ３−ＶＢｌを得るように成さ
れている。ＶＣＡ８の最終段の出力Ｖ４は、さらに１個
直列接続されたＶＣＡ９に加えられて出力Ｖ５を得る。
このＶＣＡ９は上記ＶＣＡ６と共に制御電圧ＶＧにより
、その利得Ａ（ＶＧ）を制御される。また、５点におい
て上記出力Ｖ５とパイアス電圧一ＶＢ２とが加算される
ことにより、上記制御電圧Ｖ。−Ｖ５−ＶＢ２を得るよ
うに成されている。尚、ＶＣＡ６の入出力は交流信号で
あり、ＶＣＡ７，８，９の入出力は入力信号Ｖｉｎを整
流した信号に基く直流信号である。次に上記構成による
回路の入出力特性について説明する。
第３図の回路においては次式が成立する。
▼ ＪＶＤｌ嬶暴１▼′ ▼ ｌ［ｌ 甲 Ｄ
１ ζ−′上諺１），（２），（３）式よ
りこの（３）式において、入力Ｖｉｎにかかつているべ
き数（１＋臀｝）は、Ｋ，ｌ，ｍ，ｎが夫々正の整数で
あるという条件下で、（１＋詮）≧１である。
１ ζ−′上諺１），（２），（３）式よ
りこの（３）式において、入力Ｖｉｎにかかつているべ
き数（１＋臀｝）は、Ｋ，ｌ，ｍ，ｎが夫々正の整数で
あるという条件下で、（１＋詮）≧１である。
またバイアス電圧ＶＢｌ，ＶＢ２は夫々Ｖ，ＶＧの変動
を無視できるようにするための直流電圧であつて、この
ＶＢｌ，ＶＢ２を充分大とするこ＋ＶＢ２）ｌの項の変
化を小さくして、これらの項を略一定と見做すことがで
きる。従つて上記（８）式は、出力Ｖ。ｕｔが入力Ｖｉ
Ｏのべき関数伝達特性となることを表わしている。即ち
、第３図の回路は、Ｋ，ｌ，ｍ，ｎを選ぶことにより、
べき数が１より大きい伸長器となる。第３図の回路を、
第１図のべき数が２の伸張器３として用いるためには、
（８）式より？苓＝１とすればよく、最小の利得で回路
を構成するには、ｋ一ｌ−ｍ＝ｎ＝１とすればよい。
を無視できるようにするための直流電圧であつて、この
ＶＢｌ，ＶＢ２を充分大とするこ＋ＶＢ２）ｌの項の変
化を小さくして、これらの項を略一定と見做すことがで
きる。従つて上記（８）式は、出力Ｖ。ｕｔが入力Ｖｉ
Ｏのべき関数伝達特性となることを表わしている。即ち
、第３図の回路は、Ｋ，ｌ，ｍ，ｎを選ぶことにより、
べき数が１より大きい伸長器となる。第３図の回路を、
第１図のべき数が２の伸張器３として用いるためには、
（８）式より？苓＝１とすればよく、最小の利得で回路
を構成するには、ｋ一ｌ−ｍ＝ｎ＝１とすればよい。
上述した第３図の回路に用いられるＶＣＡ６，７，８，
９としては、その入出力伝達特性が制御電圧により指数
関数で変化するものを使用する必要はなく、また回路素
子のばらつきや温度特性による影響が殆んどないので、
単に各ＶＣＡの種々の特性が略等しいものを使用すれば
よい。
９としては、その入出力伝達特性が制御電圧により指数
関数で変化するものを使用する必要はなく、また回路素
子のばらつきや温度特性による影響が殆んどないので、
単に各ＶＣＡの種々の特性が略等しいものを使用すれば
よい。
また第３図ではＶＣＡ６を交流系、ＶＣＡ７，８，９を
直流系として説明したが、ＶＣＡ６を直流系としてもよ
い。発明の効果 各ＶＣＡは指数関数人出力特性を持つ必要がなく、また
第２図Ａ，Ｂにおける対数変換回路５ａ，５ｂも必要と
しない。
直流系として説明したが、ＶＣＡ６を直流系としてもよ
い。発明の効果 各ＶＣＡは指数関数人出力特性を持つ必要がなく、また
第２図Ａ，Ｂにおける対数変換回路５ａ，５ｂも必要と
しない。
また回路素子のばらつきや温度特性等による影響が殆ん
どない。このため所望の伸長率を有する伸長器を容易に
得ることができる。特にノイズ・リダクシヨン回路に用
いた場合には高品質の音声処理を行うことができる。
どない。このため所望の伸長率を有する伸長器を容易に
得ることができる。特にノイズ・リダクシヨン回路に用
いた場合には高品質の音声処理を行うことができる。
第１図は従来のノイズ・リダクシヨン装置の一例を示す
プロツク図、第２図Ａ，Ｂは従来の圧縮器及び伸長器の
一例を示すプロツク図、第３図は本発明の実施例を示す
プロツク図である。 なお図面に用いられている符号において、６，７，８，
９・・・・・・ＶＣＡ，Ｖｉｎ・・・・・・入力信号、
ＶＯｕｌ・・・・・・出力信号、−ＶＢｌ，−ＶＢ２・
・・・・・電圧である。
プロツク図、第２図Ａ，Ｂは従来の圧縮器及び伸長器の
一例を示すプロツク図、第３図は本発明の実施例を示す
プロツク図である。 なお図面に用いられている符号において、６，７，８，
９・・・・・・ＶＣＡ，Ｖｉｎ・・・・・・入力信号、
ＶＯｕｌ・・・・・・出力信号、−ＶＢｌ，−ＶＢ２・
・・・・・電圧である。
Claims (1)
- １ 夫々ｍ個、ｎ個、ｋ個及びｌ個の電圧制御増巾器が
直列に接続されて成る第１、第２、第３及び第４の直列
回路を設け、上記第１の直列回路を入力端子と出力端子
との間に接続すると共に上記第２、第３及び第４の直列
回路を直列に接続し、上記第２の直列回路の初段を上記
入力端子に接続すると共に最終段の出力電圧とこの出力
電圧より充分に大なる第１のバイアス電圧とを加算して
第１の制御電圧を得、この第１の制御電圧により上記第
２及び第３の直列回路を構成する増巾器を制御するよう
に成し、上記第４の直列回路の最終段の出力電圧とこの
出力電圧より充分大なる第２のバイアス電圧とを加算し
て第２の制御電圧を得、この第２の制御電圧により上記
第１及び第４の直列回路を構成する増巾器を制御するこ
とにより、上記入力端子に加えられる入力信号を［１＋
（ｍｋ／ｎｌ）］乗に伸長した出力信号を上記出力端子
から得るようにした信号伸長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50103718A JPS5929009B2 (ja) | 1975-08-27 | 1975-08-27 | 信号伸長装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50103718A JPS5929009B2 (ja) | 1975-08-27 | 1975-08-27 | 信号伸長装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5227308A JPS5227308A (en) | 1977-03-01 |
| JPS5929009B2 true JPS5929009B2 (ja) | 1984-07-17 |
Family
ID=14361460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50103718A Expired JPS5929009B2 (ja) | 1975-08-27 | 1975-08-27 | 信号伸長装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929009B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5492260U (ja) * | 1977-11-18 | 1979-06-29 | ||
| JPS63226450A (ja) * | 1987-03-14 | 1988-09-21 | 株式会社 大築 | 化粧板等の接着施工方法 |
-
1975
- 1975-08-27 JP JP50103718A patent/JPS5929009B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5227308A (en) | 1977-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4054849A (en) | Signal compression/expansion apparatus | |
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| US4430754A (en) | Noise reducing apparatus | |
| CA2062010C (en) | Logarithmic amplification circuit | |
| US5319264A (en) | Logarithmic amplifying circuit | |
| US5677561A (en) | Temperature compensated logarithmic detector | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| US3935478A (en) | Non-linear amplifier | |
| GB2052926A (en) | Information signal processing companding | |
| JPS5929009B2 (ja) | 信号伸長装置 | |
| US4250471A (en) | Circuit detector and compression-expansion networks utilizing same | |
| JPS5929010B2 (ja) | 信号圧縮装置 | |
| JPS5920205B2 (ja) | 入力信号のダイナミツクレンジを変更するための回路 | |
| JPH04331504A (ja) | 高速応答高精度複合増幅器 | |
| JPH0198309A (ja) | Ｃ級増幅器の出力電力を制御する装置 | |
| JPH0744417B2 (ja) | ノイズキャンセル回路 | |
| US5221907A (en) | Pseudo logarithmic analog step adder | |
| KR100186796B1 (ko) | 필터 회로 | |
| US4736434A (en) | MOSFET analog signal squaring circuit | |
| US3997914A (en) | Analog encoder decoder circuit | |
| JPS6145630Y2 (ja) | ||
| JPS5814613A (ja) | 信号レベルの伸長回路 | |
| JPS6316053B2 (ja) | ||
| JPH02206206A (ja) | 増幅回路 | |
| JPH03255712A (ja) | 電子ボリューム回路 |