JPS5929034B2 - 多周波信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル交換機の多周波信号発生装置に関す
る。

本発明の目的は従来知られてなかつたディジタルで構成
されるメークブレイクされた多周波信号を発生させる多
周波信号発生装置を提供することにある。

前記目的を達成するために本発明による多周波信号発生
装置は多周波信号データを記憶している記憶装置と一定
の時間を設定するメモリタイマと記憶装置の読み出しデ
ータを貯えるレジスタで構成されている。

そして記憶装置に記憶されている多周波信号データをオ
ーダ信号により読み出し、それと同時に、メモリタイマ
を励起させ、タイマ機能が働らいている間は記憶装置の
バッファとして用いているレジスタをセットするセット
信号を出し、記憶装置の読み出しデータをレジスタに貯
える。またタイマ機能がストップした時は、レジスタの
リセット信号を出しレジスタをクリヤする。このように
してタイマでレジスタのセット信号、リセット信号を作
り出すことによつてメーク状態、ブレイク状態された多
周波信号を発生することができる。まず本発明の基本と
なる動作原理を説明する。

基本的な動作は２周波の混合波を１２５μｓｅ晦にサン
プリングしたＰＣＭデータの値を記憶装置に、記憶させ
、２周波の混合波を得るには、記憶装置を１２５μｓｅ
晦に読みだすことによつて可能である。記憶装置のメモ
リエリアにはＰＣＭに変換した多周波信号のデータを記
憶する。１種類の多周波信号の記憶容量がｎＸＷビット
（ビット長×ワード長）必要だとすると全多周波信号は
発明の詳細な説明の末尾に示す第１に示したように１５
種類必要となるから記憶装置の全記憶容量は１５×ｎＸ
Ｗビット必要となる。

この記憶装置は最近、急速な発展を示したプログラマブ
ルリードオンリメモリを用いれば容易に実現できる。こ
の記憶装置に第１図Ａに示したように多周波信号を割り
つける。多周波信号のデータには同図Ｃに示したように
２周波を混合した波形をＳ個にサンプリングしたデータ
を同図Ｂに示したように記憶装置のワード方向に記憶す
る。ここでサンプリング数Ｓは記憶装置の１周波のワー
ド数Ｗに一致する。多周波信号を発生させる時は、サン
プリングデータを１２５μｓｅ晦に、記憶装置から読み
出すことにより可能である。これを第２図に示した１２
５μｓｅｃをＮ多重で使用する例で説明する。Ｎ多重中
の第１多重目のタイムスロツトに（７００＋９００）Ｈ
ｚの混合波（表１のＭＦｌ）のＰＣＭ信号を得ようとす
る時は、第１多重のタイムスロツト時に、記憶装置のＭ
Ｆｌが記憶されているアドレスを読み出すことによつて
可能である。これをＷワード読み出せぱ（時間にして１
２５×ＷμＳｅｃ）（７００＋９００）Ｈｚの混合波の
ＰＣＭデータが１周期得られ、これを繰り返えすことに
よつて連続ＰＣＭ信号が得られる。次に本発明を図面を
参照してさらに説明する。

本発明の構成は第３図に示したプロツク図で表わすこと
ができる。オーダとしては次に示す信号がある。１つは
Ｎ多重中の何多重目に多周波信号を発生させるかを示す
アドレス信号であり、他の１つはアドレス指定されたチ
ヤンネルにどういう多周波信号を発生させるかを示すデ
ータ信号である。

オーダがメモリコントロール部１に入ると、アドレス信
号とデータ信号が記憶され アドレス信号により第何多
重目かを指示し、データ信号により記憶装置２のアドレ
スを指定し読み出す。一方、アドレス信号とデータ信号
が記憶されると同時にメモリコントロール部１に信号を
検知したフラツグを立て、メモリタイマ４を励起させる
。メモリタイマ４はサイクリツクに発生するフレームパ
ルスによつてカウントされ所定の時間、カウントアツプ
されたらクリア信号を７に出して、メモリコントロール
部１のフラツグをクリアさせる。このようにすることに
よつてメモリタイマ４はタイマとして動作する。メモリ
コントロール部１のフラツグ出力８とクロツクのアンド
をとりレジスタ３のセツト信号５とし、出力８のインバ
ートされた信号とクロツクとのアンドでレジスタ３のり
セツト信号６とする。メーク・ブレイクの動作は次のよ
うに行われる。

まずオーダ信号がメモリコントロール部１に入るとアド
レス信号とデータ信号により記憶装置２に出力データが
出る。それと同時にメモリコントロール部１のフラツグ
出力８に信号ゞ１″をたて、レジスタ３のセツト信号を
出し記憶装置２の出力データをセツトする。一方メモリ
タイマ４は、タイマとして動作している間はフラツグ出
力８の状態は変化しないのでレジスタの出力には、記憶
装置２の読み出しデータが持続しメーク状態となる。こ
こでメモリタイマ４が所定の時間経過しストツプすると
、（一例をあげると５０ｍｓｅｃ）、メモリコントロー
ル部１のフラツグをクリアさせるクリア信号を７に発生
させ、フラツグ出力８の状態をゞ０″にし、りセツト信
号６が得られる。りセツト信号６により、レジスタ３の
出力がりセツトされ、ブレイク状態となり無信号データ
が得られる。

次に２回目のオーダ信号が入ると再びメモリタイマ４が
動作を始めメーク状態となり所定の時間経過するとブレ
イク状態となる。これを繰り返えすことによつてメーク
・ブレイクされた多周波信号が発生する。第４図Ａに示
したようにオーダ信号が１００ｍｓｅｃ毎にくるとレジ
スタ３の出力には第４図Ｂに示したようなメーク・ブレ
イクされた多周波信号が発生する。

ここでメモリタイマ４は第５図に示したようにアツドオ
ンカウンタ９とメモリ１０とから構成される。

アツドオンカウンタ９はＵＰにパルスが加わると入力デ
ータ値に＋１加算する機能をもつ。アンドオンカウンタ
９の出力をメモリ１０の入力に接続し、メモリ１０の出
力をアツドオンカウンタ９の入力と接続する。例えば５
０ｍｓｅ９タイマを得たいとすれば１ｍｓｅ晦に出るフ
レームパルスとフラツグ出力８とアンド回路をとり、フ
ラツグ出力８が出ると１ｍｓｅ侮に加算される。加算さ
れたデータはメモリ１０に記憶され、記憶されたデータ
はアツドオンカウンタ１０に入り、１ｍｓｅｃ後には再
び＋１加算される。これをくり返えしアツドオンカウン
タ９の出力が５０になつたらアツドオンカウンタ９と第
３図のメモリコントロール部１のフラツグをクリアする
信号を７に発生させ、フラツグ出力８の状態を変え、Ｕ
Ｐにパルスが出ないようにする。すなわちタイマがスト
ツプする。以上のようにしてメモリタイマ４は動作する
。以上のような構成をとることによりオーダ信号がくる
と、メモリタイマのタイマを働かせセツト信号を出し、
記憶装置２の多周波信号データをレジスタにセツトする
ことによつてメーク状態を作り、タイマがストツプする
とりセツト信号を出し、レジスタをクリアすることによ
つてブレイク状態をつくることができる。

【図面の簡単な説明】

第１図は本発明の基本動作原理を説明するために示した
記憶装置内のメモリの割りつけを示した図、第２図は本
発明の基本動作を説明するために示した記憶装置内のメ
モリ読み出し手順を示した図、第３図は本発明による多
周波信号発生装置の実施例を示すプロツク図、第４図は
メーク状態、ブレイク状態を説明するための図、第５図
はメモリタイマの一例を示す図である。 １・・・・・・メモリコントロール部、２・・・・・・
記憶装置、３・・・・・・レジスタ、４・・・・・・メ
モリタイマ、５・・・・・・セツト信号、６・・・・・
・りセツト信号、７・・・・・・クリア信号、８・・・
・・・フラツグ出力、９・・・・・・アツドオンカウン
タ、１０・・・・・・メモリ。

Claims (1)

【特許請求の範囲】
1. １ 多周波信号データを記憶している記憶装置と一定の
   時間を設定できるメモリタイマと記憶装置の読み出しデ
   ータを貯えるレジスタを含み、記憶装置を読み出すオー
   ダ信号により多周波信号を発生させる多周波信号発生装
   置であつて、前記オーダ信号で前記記憶装置の多周波信
   号データを読み出すと同時に、前記タイマを励起させ持
   続している間はレジスタのセット信号を出し前記記憶装
   置のデータをレジスタに貯え、タイマが切断した時はレ
   ジスタのリセット信号を出し、レジスタをクリヤするこ
   とにより無信号データを発生させることによりメークブ
   レイクされた多周波信号を発生させることを特徴とする
   多周波信号発生装置。