JPS5937511B2 - 文字パタ−ン発生装置 - Google Patents
文字パタ−ン発生装置Info
- Publication number
- JPS5937511B2 JPS5937511B2 JP14331678A JP14331678A JPS5937511B2 JP S5937511 B2 JPS5937511 B2 JP S5937511B2 JP 14331678 A JP14331678 A JP 14331678A JP 14331678 A JP14331678 A JP 14331678A JP S5937511 B2 JPS5937511 B2 JP S5937511B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- character pattern
- character
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
この発明は文字パターン発生装置に関する。
文字パターン発生装置として文字コードの入力によつて
対応する文字パターンを出力するパターンメモリがしば
しば用いられる。文字パターンとして特に漢字パターン
を対象とする場合には非常に多くの字種があるので大容
量のメモリ例えば磁気ディスク等を必要とする。しかし
ながら磁気ディスクを用いたのではアクセスに多くの時
間を要するためパターン発生速度が低いという欠点があ
る。このため磁気ディスク等の大容量メモリ（第１の文
字パターンメモリ）には比較的使用頻度の低い多くの文
字パターンを収容し、一方一般に使用頻度の高い小数の
文字をＩＣメモリ等（第２の文字パターンメモリ）に収
容しておくことにより、見かけ上のパターン発生速度の
向上を計ることが計みられている。すなわち、入力文字
コードに対応する文字パターンが、第２の文字パターン
メモリ中にあるかどうかをまず検索し、存在しないとき
のみ第１の文字パターンメモリから読み出すように構成
される。このとき第１の文字パターンメモリから読み出
された文字パターンは一担第２の文字パターンメモリに
収容し、いままで第２の文字パターンメモリ中にあつた
最も使用頻度の低いものを除くようにソフトウエアで管
理することにより、常に使用者が使用する可能性が高い
文字パターンが第２の文字パターンメモリ中にあるよう
にされる。しかしながら実際にはソフトウエアで行なう
データの管理には多くの時間がかかり、期待するほどの
パターン発生速度の向上が得られないという欠点があつ
た。この発明は上記事情に鑑みて為されたものであり、
パターン発生速度の向上した文字パターン発生装置を提
供することを目的とする。
対応する文字パターンを出力するパターンメモリがしば
しば用いられる。文字パターンとして特に漢字パターン
を対象とする場合には非常に多くの字種があるので大容
量のメモリ例えば磁気ディスク等を必要とする。しかし
ながら磁気ディスクを用いたのではアクセスに多くの時
間を要するためパターン発生速度が低いという欠点があ
る。このため磁気ディスク等の大容量メモリ（第１の文
字パターンメモリ）には比較的使用頻度の低い多くの文
字パターンを収容し、一方一般に使用頻度の高い小数の
文字をＩＣメモリ等（第２の文字パターンメモリ）に収
容しておくことにより、見かけ上のパターン発生速度の
向上を計ることが計みられている。すなわち、入力文字
コードに対応する文字パターンが、第２の文字パターン
メモリ中にあるかどうかをまず検索し、存在しないとき
のみ第１の文字パターンメモリから読み出すように構成
される。このとき第１の文字パターンメモリから読み出
された文字パターンは一担第２の文字パターンメモリに
収容し、いままで第２の文字パターンメモリ中にあつた
最も使用頻度の低いものを除くようにソフトウエアで管
理することにより、常に使用者が使用する可能性が高い
文字パターンが第２の文字パターンメモリ中にあるよう
にされる。しかしながら実際にはソフトウエアで行なう
データの管理には多くの時間がかかり、期待するほどの
パターン発生速度の向上が得られないという欠点があつ
た。この発明は上記事情に鑑みて為されたものであり、
パターン発生速度の向上した文字パターン発生装置を提
供することを目的とする。
第１図に本発明の一実施例を示す。
多数例えば１００００字種の文字パタ一が磁気デイスク
（ＭＤ）１（第１の文字パターンメモリ）に収容されて
いる。
（ＭＤ）１（第１の文字パターンメモリ）に収容されて
いる。
また例えば２００字の文字パターンを収容可能な高速な
リードライトメモリ（ＤＢＭ）２（第２の文字パターン
メモリ）があり、ＤＢＭ２はＭＤｌから読み出された文
字パターンを記憶している。３はＭＤｌからパターンデ
ータを読み出しＤＢＭ２へ供給するデータ読出回路、４
はＤＢＭ２のパターンデータを利用装置例えばＣＰＵ５
へ供給するためのデータ転送回路、６は文字コードとこ
れに対応する文字パターンが占めるＤＢＭ２内のアドレ
スとの対応表及び後述する連鎖子情報を記憶するインテ
ツクスメモリ（ＴＭ）、７はＣＰＵ５が出力した文字コ
ードを保持するレジスタ、８はレジスタ７の内容に一致
する文字コードがＴＭ６内の対応表にあるかどうか検索
する検索回路、９，１０はそれぞれＴＭ６内の最も優先
順序の高い対応表のアドレス及び最も優先順序の低い対
応表のアドレスを記憶するレジスタ（ＦＤＡＲ，ＬＤＡ
Ｒ）、１１は′ＲＭ６内のデータの読出回路、１２はＴ
Ｍ６内へデータを書き込むための書込回路、１３はデー
タ修正回路、１４は制御回路である。
リードライトメモリ（ＤＢＭ）２（第２の文字パターン
メモリ）があり、ＤＢＭ２はＭＤｌから読み出された文
字パターンを記憶している。３はＭＤｌからパターンデ
ータを読み出しＤＢＭ２へ供給するデータ読出回路、４
はＤＢＭ２のパターンデータを利用装置例えばＣＰＵ５
へ供給するためのデータ転送回路、６は文字コードとこ
れに対応する文字パターンが占めるＤＢＭ２内のアドレ
スとの対応表及び後述する連鎖子情報を記憶するインテ
ツクスメモリ（ＴＭ）、７はＣＰＵ５が出力した文字コ
ードを保持するレジスタ、８はレジスタ７の内容に一致
する文字コードがＴＭ６内の対応表にあるかどうか検索
する検索回路、９，１０はそれぞれＴＭ６内の最も優先
順序の高い対応表のアドレス及び最も優先順序の低い対
応表のアドレスを記憶するレジスタ（ＦＤＡＲ，ＬＤＡ
Ｒ）、１１は′ＲＭ６内のデータの読出回路、１２はＴ
Ｍ６内へデータを書き込むための書込回路、１３はデー
タ修正回路、１４は制御回路である。
第２図はＴＭ６のデータの構造を示す。同図においてＫ
ＥＹはキーデータを示し、ここでは文字コードである。
ＡＤＤはＫＥＹで示される文字コードに対応する文字パ
ターンのＤＢＭ２でのアドレスである。これらＫＥＹ，
ＡＤＤにより対応表が構成されている。またＢＤ及びＡ
ＤはＫＥＹで示される文字コードに対応する文字パター
ンの優先順位を規定するために設けられたもので、それ
ぞれ優先順位が１つ高い対応表のアドレス及び優先順位
が１つ低い対応表のアドレスを与える。このようにＴＭ
６の各アドレスに収容されたデータは可逆リスト構造と
なつており、その順位は個々の文字パターンに対する利
用が最も最近に為されたものを最上位におき、あとは利
用の新しい順序に位置付けされている。つまり、ＴＭ６
のデータはそのアドレスで決定される物理的順位と可逆
リスト構造で決定される順位とを持つ。後者を論理順位
と呼べば、ＦＤＡＲ９，ＬＤＡＲｌＯはそれぞれ論理順
位の最上位及び最下位なる対応表がＴＭ６のどのアドレ
スのデータとして収容されているかを指示している。な
お、ここではＴＭ６のデータ数はＤＢＭ２内の文字パタ
ーンの数と一致しているものとする。次に第３図ａ乃至
第３図ｄに示すフローチヤートを参照して本実施例の動
作を説明する。
ＥＹはキーデータを示し、ここでは文字コードである。
ＡＤＤはＫＥＹで示される文字コードに対応する文字パ
ターンのＤＢＭ２でのアドレスである。これらＫＥＹ，
ＡＤＤにより対応表が構成されている。またＢＤ及びＡ
ＤはＫＥＹで示される文字コードに対応する文字パター
ンの優先順位を規定するために設けられたもので、それ
ぞれ優先順位が１つ高い対応表のアドレス及び優先順位
が１つ低い対応表のアドレスを与える。このようにＴＭ
６の各アドレスに収容されたデータは可逆リスト構造と
なつており、その順位は個々の文字パターンに対する利
用が最も最近に為されたものを最上位におき、あとは利
用の新しい順序に位置付けされている。つまり、ＴＭ６
のデータはそのアドレスで決定される物理的順位と可逆
リスト構造で決定される順位とを持つ。後者を論理順位
と呼べば、ＦＤＡＲ９，ＬＤＡＲｌＯはそれぞれ論理順
位の最上位及び最下位なる対応表がＴＭ６のどのアドレ
スのデータとして収容されているかを指示している。な
お、ここではＴＭ６のデータ数はＤＢＭ２内の文字パタ
ーンの数と一致しているものとする。次に第３図ａ乃至
第３図ｄに示すフローチヤートを参照して本実施例の動
作を説明する。
第３図ａにおいて、まず利用装置ＣＰＵ５が利用したい
文字パターンの文字コードＫＥＹｃを出力することによ
つて動作が開始される（プロツク１００）。
文字パターンの文字コードＫＥＹｃを出力することによ
つて動作が開始される（プロツク１００）。
この文字コードＫＥＹｃはレジスタ７にセツトされる。
プロツク１０１において、検索回路８はレジスタ７の内
容ＫＥＹｃに一致する文字コードがＴＭ６にあるかどう
かを調べる。すなわち検索回路８は読出回路１１を駆動
させてＴＭ６から順次対応表を読み出し、そのＫＥＹパ
ートとレジスタ７の内容との順次比較する（プロツク１
０２）。この結果すべての対応表に一致する文字コード
がなかつた場合には後述する処理Ａに移る。処理Ａのフ
ローを第３図ｂ及びｃに示す。処理ＡはＤＢＭ２内に利
用したい文字パターンが存在しなかつた場合に行なわれ
るものである。検索回路８から不一致信号が出力される
と、制御回路１４はＬＤＡＲｌＯの内容を読む（プロツ
ク１０３）。ＬＤＡＲｌＯの内容をＡＥとすると、ＴＭ
６のアドレスＡＥには最下順位の対応表が収容されてい
る。次にプロツク１０４においてＬＤＡＲｌＯの内容は
読出回路１１へ供給され、読出回路１１はＴＭ６のアド
レスＡＥのデータを読み出し制御回路１４を介してデー
タ修正回路１３へ送る。いま読み出されたアドレスＡＥ
のデータがプロツク１０４内に描かれている。一方制御
回路１４はレジスタ７の内容ＫＥＹｃをデータ読出回路
３へ送り、ＭＤｌから文字コードＫＥＹＯに対応する文
字パターンが読み出させる。この文字パターンはＤＢＭ
２のアドレスＡＤＤＥに書込まれる（プロツク１０５）
。アドレスＡＤＤＥは先に読み出されたＴＭ６のアドレ
スＡＥＯＡＤＤパートの内容である。次のプロツク１０
６において、制御回路１４はアドレスＡＥのデータのＢ
Ｄパートの内容ＢＤＥを読出回路１１へ送りＴＭ６から
アドレスＢＤＥのデータを読み出す。プロツク１０６の
内部にこのデータを示す。このデータはデータ修正回路
１３へ送られ、そのＡＤパートが対応表の最下位を示す
ＡＤＥに変更される。この修正されたデータをブ田ンク
１０７の内部に示す。この修正されたデータは書込回路
１２を介してＴＭ６の同じアドレスＢＤＥへ書込む（プ
ロツク１０７）次にプロツク１０８において、制御回路
１４はＬＤＡＲｌＯへＢＤＥを書き込む。すなわち、今
度はアドレスＢＤＥに最下位の対応表が収容されている
ことを表示する。プロツク１０９において、制御回路１
４はＦＤＡＲ９の内容Ａｓを読み出し、プロツク１１０
においてＴＭ６のアドレスＡｓのデータを読出回路１１
を介して読み出す。
プロツク１０１において、検索回路８はレジスタ７の内
容ＫＥＹｃに一致する文字コードがＴＭ６にあるかどう
かを調べる。すなわち検索回路８は読出回路１１を駆動
させてＴＭ６から順次対応表を読み出し、そのＫＥＹパ
ートとレジスタ７の内容との順次比較する（プロツク１
０２）。この結果すべての対応表に一致する文字コード
がなかつた場合には後述する処理Ａに移る。処理Ａのフ
ローを第３図ｂ及びｃに示す。処理ＡはＤＢＭ２内に利
用したい文字パターンが存在しなかつた場合に行なわれ
るものである。検索回路８から不一致信号が出力される
と、制御回路１４はＬＤＡＲｌＯの内容を読む（プロツ
ク１０３）。ＬＤＡＲｌＯの内容をＡＥとすると、ＴＭ
６のアドレスＡＥには最下順位の対応表が収容されてい
る。次にプロツク１０４においてＬＤＡＲｌＯの内容は
読出回路１１へ供給され、読出回路１１はＴＭ６のアド
レスＡＥのデータを読み出し制御回路１４を介してデー
タ修正回路１３へ送る。いま読み出されたアドレスＡＥ
のデータがプロツク１０４内に描かれている。一方制御
回路１４はレジスタ７の内容ＫＥＹｃをデータ読出回路
３へ送り、ＭＤｌから文字コードＫＥＹＯに対応する文
字パターンが読み出させる。この文字パターンはＤＢＭ
２のアドレスＡＤＤＥに書込まれる（プロツク１０５）
。アドレスＡＤＤＥは先に読み出されたＴＭ６のアドレ
スＡＥＯＡＤＤパートの内容である。次のプロツク１０
６において、制御回路１４はアドレスＡＥのデータのＢ
Ｄパートの内容ＢＤＥを読出回路１１へ送りＴＭ６から
アドレスＢＤＥのデータを読み出す。プロツク１０６の
内部にこのデータを示す。このデータはデータ修正回路
１３へ送られ、そのＡＤパートが対応表の最下位を示す
ＡＤＥに変更される。この修正されたデータをブ田ンク
１０７の内部に示す。この修正されたデータは書込回路
１２を介してＴＭ６の同じアドレスＢＤＥへ書込む（プ
ロツク１０７）次にプロツク１０８において、制御回路
１４はＬＤＡＲｌＯへＢＤＥを書き込む。すなわち、今
度はアドレスＢＤＥに最下位の対応表が収容されている
ことを表示する。プロツク１０９において、制御回路１
４はＦＤＡＲ９の内容Ａｓを読み出し、プロツク１１０
においてＴＭ６のアドレスＡｓのデータを読出回路１１
を介して読み出す。
次のプロツク１１１において制御回路１４はＦＤＡＲ９
に先に読んだＬＤＡＲｌＯの内容ＡＥを書き込む。デー
タ修正回路１３はプロツク１０４で読み出されたアドレ
スＡＥのデータのうち、ＫＥＹパートを入力文字コード
ＫＥＹｃに変更し、またＢＤパートをプロツク１１０で
読み出されたアドレスＡｓ（７）ＢＤパートの内容ＢＤ
ｓに変更して書込回路１２に送る。
に先に読んだＬＤＡＲｌＯの内容ＡＥを書き込む。デー
タ修正回路１３はプロツク１０４で読み出されたアドレ
スＡＥのデータのうち、ＫＥＹパートを入力文字コード
ＫＥＹｃに変更し、またＢＤパートをプロツク１１０で
読み出されたアドレスＡｓ（７）ＢＤパートの内容ＢＤ
ｓに変更して書込回路１２に送る。
しかしてＴＭ６のアドレスＡＥにはプロツク１１２の内
部に示したデータが書込まれる。次にデータ修正回路１
３はプロツク１１０で読出されたアドレスＡｓのデータ
のうちＢＤパートをＡＥに変更する。この修正されたデ
ータは書込み回路１２を介して同じアドレスＡｓに書き
込まれる（プロツク１１３）。またプロツク１１４で制
御回路１４はデータ転送回路４を駆動しアドレスＤＢＭ
２のＡＤＤＥに収容された文字パターンをＣＰＵ５へ転
送して処理を終える。処理Ｂのフローを第３図Ｄ，ｅに
示す。
部に示したデータが書込まれる。次にデータ修正回路１
３はプロツク１１０で読出されたアドレスＡｓのデータ
のうちＢＤパートをＡＥに変更する。この修正されたデ
ータは書込み回路１２を介して同じアドレスＡｓに書き
込まれる（プロツク１１３）。またプロツク１１４で制
御回路１４はデータ転送回路４を駆動しアドレスＤＢＭ
２のＡＤＤＥに収容された文字パターンをＣＰＵ５へ転
送して処理を終える。処理Ｂのフローを第３図Ｄ，ｅに
示す。
処理ＢはＤＢＭ２内に利用したい文字パターンが存在す
る場合に行なわれる。このとき検索回路８は一致信号を
制御回路１４へ送る。いまＴＭ６のアドレスＡＫのデー
タが文字コードＫＥＹｃを含むとすると、このデータが
制御回路１４へ送られる（プロツク１１５）。匍卿回路
はアドレスＡＫのデータのＢＤパートの内容Ａ，及びＡ
Ｄパートの内容ＡＩを用いて、ＴＭ６からアドレスＡＪ
及びＡＩのデータを読み出す（プロツク１１６）。次に
ＦＤＡＲ９の内容Ａｓを読み出し（プロツク１１７）、
ＴＭ６のアドレスＡｓのデータを読み出す（プロツク１
１８）。プロツク１１９において、読み出されたアドレ
スＡＫ，ＡＪ，ＡＩ，ＡＳのデータはデータ修正回路１
３により修正され、修正されたデータは書込回路１２を
介して再びＴＭ６に書込まれる。このとき、アドレスＡ
Ｋのデータは、ＢＤパート及びＡＤパートがそれぞれＢ
Ｄｓ及びＡｓとなり最上位のデータとなる。アドレスＡ
Ｊのデータは、ＡＤパートがＡＩに変更される。アドレ
スＡＩのデータは、ＢＤパートがＡＪに変更される。ア
ドレスＡｓのデータはＢＤパートがＡＫに変更される。
そしてＦＤＡＲ９にはＡＫが書き込まれる。次にプロツ
ク１２０において、ＤＢＭ２のアドレスＡＤＤＫの文字
パターンをＣＰＵ５に転送して処理を終える。以上詳細
に説明したように、本発明によればＴＭのデータ構造が
可逆リスト構造であるため、対応表の管理が連鎖子の変
更だけで可能であり、多くの時間を費すことがない。
る場合に行なわれる。このとき検索回路８は一致信号を
制御回路１４へ送る。いまＴＭ６のアドレスＡＫのデー
タが文字コードＫＥＹｃを含むとすると、このデータが
制御回路１４へ送られる（プロツク１１５）。匍卿回路
はアドレスＡＫのデータのＢＤパートの内容Ａ，及びＡ
Ｄパートの内容ＡＩを用いて、ＴＭ６からアドレスＡＪ
及びＡＩのデータを読み出す（プロツク１１６）。次に
ＦＤＡＲ９の内容Ａｓを読み出し（プロツク１１７）、
ＴＭ６のアドレスＡｓのデータを読み出す（プロツク１
１８）。プロツク１１９において、読み出されたアドレ
スＡＫ，ＡＪ，ＡＩ，ＡＳのデータはデータ修正回路１
３により修正され、修正されたデータは書込回路１２を
介して再びＴＭ６に書込まれる。このとき、アドレスＡ
Ｋのデータは、ＢＤパート及びＡＤパートがそれぞれＢ
Ｄｓ及びＡｓとなり最上位のデータとなる。アドレスＡ
Ｊのデータは、ＡＤパートがＡＩに変更される。アドレ
スＡＩのデータは、ＢＤパートがＡＪに変更される。ア
ドレスＡｓのデータはＢＤパートがＡＫに変更される。
そしてＦＤＡＲ９にはＡＫが書き込まれる。次にプロツ
ク１２０において、ＤＢＭ２のアドレスＡＤＤＫの文字
パターンをＣＰＵ５に転送して処理を終える。以上詳細
に説明したように、本発明によればＴＭのデータ構造が
可逆リスト構造であるため、対応表の管理が連鎖子の変
更だけで可能であり、多くの時間を費すことがない。
特に日本語の通常の文章（漢字を含む）に従つて文字パ
ターン発生装置のアクセスが行なわれた場合、アクセス
の７０％は使用頻度の上位２００字内の文字である。本
発明によればＤＢＭ上には使用状態に応じてその時点で
の使用頻度の上位２００字が登録されており、ＤＢＭ上
にアクセスすべき文字パターンが登録されている確率は
８０％以上になつている。すなわち、文字パターンの発
生速度はデイスクだけを使用した場合の４〜５倍となる
。
ターン発生装置のアクセスが行なわれた場合、アクセス
の７０％は使用頻度の上位２００字内の文字である。本
発明によればＤＢＭ上には使用状態に応じてその時点で
の使用頻度の上位２００字が登録されており、ＤＢＭ上
にアクセスすべき文字パターンが登録されている確率は
８０％以上になつている。すなわち、文字パターンの発
生速度はデイスクだけを使用した場合の４〜５倍となる
。
第１図はこの発明の一実施例を示す図、第２図はこの発
明の一実施例で用いるインデツクスメモリのデータ構造
を示す図、第３図ａ乃至第３図ｅはこの発明の一実施例
の動作を説明するためのフローチヤートである。 １・・・・・・磁気ディスク、２・・・・・・リードラ
イトメモリ、５・・・・・・ＣＰＵ、６・・・・・・イ
ンデツクスメモリ、８・・・・・・検索回路、９，１０
・・・・・・レジスタ、１３・・・・・・データ修正回
路、１４・・・・・・制御回路。
明の一実施例で用いるインデツクスメモリのデータ構造
を示す図、第３図ａ乃至第３図ｅはこの発明の一実施例
の動作を説明するためのフローチヤートである。 １・・・・・・磁気ディスク、２・・・・・・リードラ
イトメモリ、５・・・・・・ＣＰＵ、６・・・・・・イ
ンデツクスメモリ、８・・・・・・検索回路、９，１０
・・・・・・レジスタ、１３・・・・・・データ修正回
路、１４・・・・・・制御回路。
Claims (1)
- １ 文字パターンを収容した第１及び第２の文字パター
ンメモリ、この第２の文字パターンメモリに記憶された
文字パターンのアドレスと文字コードとの対応表を記憶
するインデックスメモリとを有し、入力文字コードから
前記インデックスメモリを検索してこの入力文字コード
に対応する文字パターンが前記第２の文字パターンメモ
リに存在しない場合にはその文字パターンを前記第１の
文字パターンメモリから前記第２の文字パターンメモリ
に転送した後読み出すように構成された装置において、
前記対応表の優先順序を示すために対応表間の相対的順
序を表わす連鎖子情報を記憶する手段と、前記優先順序
の最も高い対応表のアドレスを保持する第１のアドレス
保持手段と、前記優先順序の最も低い対応表のアドレス
を保持する第２のアドレス保持手段と、前記対応表及び
連鎖子情報を変更する手段とを備え、前記入力文字コー
ドに対応する対応表が前記インデックスメモリに存在し
ない場合、前記第２のアドレス保持手段が指示するアド
レスの対応表の文字コードを前記入力文字コードに変更
し、かつ前記第１のアドレス保持手段に前記第２のアド
レス保持手段の内容を書き込むことを特徴とする文字パ
ターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14331678A JPS5937511B2 (ja) | 1978-11-22 | 1978-11-22 | 文字パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14331678A JPS5937511B2 (ja) | 1978-11-22 | 1978-11-22 | 文字パタ−ン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5569847A JPS5569847A (en) | 1980-05-26 |
| JPS5937511B2 true JPS5937511B2 (ja) | 1984-09-10 |
Family
ID=15335934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14331678A Expired JPS5937511B2 (ja) | 1978-11-22 | 1978-11-22 | 文字パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937511B2 (ja) |
-
1978
- 1978-11-22 JP JP14331678A patent/JPS5937511B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5569847A (en) | 1980-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293616A (en) | Method and apparatus for representing and interrogating an index in a digital memory | |
| JPS5823375A (ja) | デ−タ−処理システムにおけるキヤツシユの選択的クリア方法および装置 | |
| JPH0814801B2 (ja) | プログラマブルアクセスメモリ | |
| JPS6217876Y2 (ja) | ||
| US4975872A (en) | Dual port memory device with tag bit marking | |
| JP3081614B2 (ja) | 部分書込み制御装置 | |
| JP4047281B2 (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
| JPS5868286A (ja) | キヤツシユメモリおよびその作動方法 | |
| JPS5937511B2 (ja) | 文字パタ−ン発生装置 | |
| JP3117244B2 (ja) | Ｅｅｐｒｏｍの制御装置 | |
| JPH11120044A (ja) | データ処理装置、データ処理方法、データ処理システム及び記録媒体 | |
| JP2004086300A (ja) | フラッシュメモリ論理アドレス検出方法 | |
| JPS5848099B2 (ja) | 文字パタ−ン発生装置 | |
| JP3076115B2 (ja) | 大型磁気ディスク装置 | |
| US4125879A (en) | Double ended stack computer store | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JP3260399B2 (ja) | 非同期ｉ／ｏダイナミックプライオリティチェンジ方式 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JPH05225406A (ja) | Ｉｃカード拡張装置 | |
| JPH0550078B2 (ja) | ||
| JPH06274418A (ja) | メモリ更新方式 | |
| JPH03257643A (ja) | 情報処理装置 | |
| JPH01250169A (ja) | Ｐｏｓシステム |