JPS5937833B2 - キヤラクタデイスプレイ装置に於けるペ−ジ情報表示方式 - Google Patents

Description

【発明の詳細な説明】 この発明は情報処理装置の周辺機器として用いられ、特
にページ単位で分割された複数画面分の表示情報を記憶
できるメモリを備えて、例えばページモード機能、スク
ロールモード機能、ページアドバンス機能等、ページを
跨る情報を認識表示することのできる機能構成としたキ
ャラクタディスプレイ装置に用いて好適するページ情報
表示方式に関する。

近年、情報処理装置の多機能化、高能率処理化等が要求
されるに伴い、情報処理装置の周辺機器をなすキャラク
タディスプレイ装置に於いても、例えばページ単位で分
割された複数画面分の情報をメモリに貯えておき、画面
上の最終入力エリアに或るページの最終行の文字が入力
されると、続いて次のページの情報が入力される所謂ペ
ージモード機能、画面上に所定行の情報を表示し、順示
最終入力エリアに新たな情報を入力して表示内容を順次
繰上げまたは繰下げる所謂スクロールモード機能、交互
に異なるページ領域の内容を呼出して表示する所謂ペー
ジアドバンス機能等、種々の複雑な機能をもつものが要
求されている。

このようなページの跨る情報を１画面上に表示する機能
構成のキャラクタディスプレイ装置に於いては、現在表
示している情報が何れのページ領域の情報であるかをオ
ペレータに認識せしめるための機能が必要となるが、従
来ではこの際の有効かつ実用性の高いページ情報表示認
識手段がなかつた。この発明は上記実情に鑑みなされた
もので、ページ単位で分割された複数画面分の表示情報
を貯えることのできるメモリを備えて、ページの跨る情
報を認識表示できる機能構成のキャラクタディスプレイ
装置に於いて、メモリにページ数情報を貯えておくこと
なく簡単な構成を付加するのみで、表示された情報に対
応するページ数を確実かつ容易に認識表示せしめること
ができ、以つて表示機能を損うことなく表示情報に対す
るページを明確に認識せしめることのできる実用性の極
めて高いキャラクタディスプレイ装置に於けるページ情
報表示方式を提供することを目的とする。以下図面を参
照して本発明の一実施を説明する。

第１図はキャラクタディスプレイ装置における表示制御
部分の回路構成を示すものである。第１図において、１
はクロックジェネレータで、このクロックジェネレータ
１から出力されるクロツクパルスＣＰＯによつて表示文
字を構成するためのドツト位置が指定される。また、上
記クロツクパルスＣＰＯは例えば８進のドツトカウンタ
２へ送られてカウントされる。このドツトカウンタ２か
らは１文字分のライン走査毎にクロツクパルスＣＰｌが
出力されるもので、このクロツクパルスＣＰｌは８０＋
ｎ進のキヤラクタカウンタ３に送られてカウントされる
。この場合、ＣＲＴ表示部は１行で８０文字表示するよ
うになつており、ＣＲＴ表示部の左右端部でｎ文字分の
非表示領域を設けている。このためキヤラクタカウンタ
３は８０＋ｎ進にカウント進数が設定されている。そし
て、上記キヤラクタカウンタ３のカウント内容は、キヤ
ラクタ表示領域指定回路４へ送られる。このキヤラクタ
表示領域指定回路４は、所定のキヤラクタ表示領域より
１キヤラクタ分早いタイミングで６１１信号（Ｈｃ）を
出力するもので、この信号がアンド回路１３，１４に送
られるとともに、１キヤラクタ分の遅延時間をもつ遅延
回路５を介してアンド回路６に送られる。従つて遅延回
路５からはＣＲＴ表示部に於ける文字表示領域つまり左
右端部のｎ文字分の非表示領域を除く中央部分のキヤラ
クタ表示領域（８０字分）においで１″信号が出力され
る。また上記キヤラクタカウンタ３の出力は、水平同期
信号（Ｈ−ＳＹＮＣ）としてＣＲＴ表示部へ送られると
ともに１２進のラインカウンタモ送られてカウントされ
る。このラインカウンタ７のカウント内容はデコーダ１
１，１２およびキャラクタジェネレータ１８等に送られ
るとともに、ライン表示領域指定回路８へ送られる。こ
のライン表示領域指定回路８はラインカウンタ７の内容
が表示ライン期間にあるときに゛１１信号を出力するも
ので、その出力信号が上記アンド回路６に加えられる。
上記ラインカウンタ７からは１行分の走査（行間隔を含
む）終了毎にクロツクパルスが出力され、例えば２４＋
ｎ進の行カウンタ９へ入力される。この場合、ＣＲＴ表
示部は２４行の表示ができるようになつており、上下端
部でｎ行分の非表示領域を設けている。このため行カウ
ンタ９は２４＋ｎ進にカウント進数が設定されており、
その出力信号は垂直同期信号（Ｖ−ＳＹＮＣ）としてＣ
ＲＴ表示部へ送られるとともに１画面終了の割込み信号
（ＩＮＴ）としてＣＰＵへ送られる。また、行カウンタ
９の内容は、行表示領域指定回路１０へ送られる。この
行表示領域指定回路１０は、行カウンタ９の内容が表示
行領域にある時に″ｒ”信号を出力するもので、その出
力信号はアンド回路６に加えられる。また上記デコーダ
１１はキヤラクタカウンタ３およびラインカウンタ７の
カウント内容を入力して、１行分のキヤラクタ表示期間
が終了する度に“１１信号を出力するもので、この信号
がフオルト信号（ＨＡＬＴ）即ち、後述する辿をＣＰＵ
占有からデイスプレイ制御部占有にする為の信号として
ＣＰＵに送られる。また上記デコーダ１２はラインカウ
ンタ６のカウント内容を入力して１行の表示ラインが終
了した際の予め定められた非表示１ライン期間に８１ゝ
信号を出力するもので、このデコーダ１２およびキヤラ
クタ表示領域指定回路４の出力とクロツクパルス（ＣＰ
ｌ）とがアンド回路１３に入力され、更にその出力がデ
ータメモリ１６のアドレス指定を行なうアドレスカウン
タ１５のカウント入力端子に送られる。而してアドレス
カウンタ１５ではＣＰＵより一画面分のデータをどのペ
ージの何行目から開始させるかを指示する為に送られて
くるスタートアドレス（ＳＴ−Ａ）をセツトした後、上
記アンド回路１３より出力されるクロツクパルス（ＣＰ
ｌ）に同期して順次歩進動作を行なうもので、このアド
レスカウンタ１５より出力されるアドレスデータがデー
タメモリ１２に送られるとともに、この発明の要旨とす
るところのページ認識表示回路１００のデコーダ１０１
に送られる。ここで、上記データメモリ１６は、ページ
単位で区分された例えば２画面分の記憶容量、すなわち
２ページ（Ｐａｇｅｌ，Ｐａｇｅ２）分の容量をもつＲ
ＡＭによつて構成され、ＣＰＵより送出されるリード／
ライト指＋（Ｒ／Ｗ）で読出し、書込みモードが指定さ
れ、アドレスカウンタ１５のアドレス指定によつてキヤ
ラクタ単位毎の表示データの書込みあるいは読出しが行
なわれるもので、このデータメモリ１６より読出された
表示データが１行分の表示キヤラクタ（８０文字）容量
を持つ表示データレジスタ１７に送られる。

この表示データレジスタ１７は、データメモリ１６より
読出された１キヤラクタ単位のデータをアンド回路１４
より出力されるクロツクパルスＣＰｌに同期して順次入
力するもので、このアンド回路１４にはキヤラクタ表示
領域指定回路４より得られる信号（Ｈｅ）とドツトカウ
ンタ２より得へれるクロツクパルスＣＰｌとが供給され
る。この表示データレジスタ１７より１キヤラクタ単位
で出力される１行分の表示文字データ（８０文字分）は
１文字データ単位で順次キャラクタジェネレータ１８に
送られる。このキャラクタジェネレータ１７は、表示デ
ータレジスタ１４より出力された文字データに対応する
ドツトマトリクスの文字信号を発生するもので、ライン
カウンタ６の表示ライン期間に於けるカウント内容に基
づいて１ライン毎の文字信号を出力する。このキャラク
タジェネレータ１８から出力される文字信号は並列デー
タであるので、Ｐ−Ｓ（パラレル−シリアル）変換レジ
スタ２０によりシリアルデータに変換される。すなわち
、このＰ−Ｓ変換レジスタ２０は、クロツクパルスＣＰ
ｌに同期してパラレル入力データを同時に読込み、アン
ド回路１９を介して与えられるクロツクパルスＣＰＯに
同期して記憶データをシリアルに出力するもので、その
出力信号がオア回路２１を介しビデオ信号としてＣＲＴ
表示部へ送られる。また、上記アンド回路１９は、アン
ド回路６の出力によつてゲート制御される。一方、前記
ページ認識表示回路１００のデコーダ１０１では、アド
レスカウンタ１５の内容がデータメモリ１６の各ページ
領域（Ｐａｇｅｌ，Ｐａｇｅ２）の最初の表示行に於け
る特定のキヤラクタ位置になつた際、゛１゛レベルのペ
ージ認識信号Ｐｌ，Ｐ２を出力するもので、上記信号Ｐ
ｌ，Ｐ２がオア回路１０２を介してフリツプフロツプ１
０３１のセツト入力端（Ｓ）に供給されるとともに、信
号Ｐ２がフリツプフロツプ１０３２のセツト入力端に供
給される。

この各フリツプフロツプ１０３１，１０３２のりセツト
入力端（自）には１行分のライン（例えば文字表示のた
めのラインＯ〜８と行間の文字間隔を保つためのライン
９〜１１の計１２ライン）中の或る特定の文字間隔ライ
ン（例えばライン９）に対応するカウント値（Ｌ，）が
りセツト信号（Ｒ９）としてラインカウンタ７より送ら
れる。

而して上記各フリツプフロツプ１０３１，１０３２のセ
ツト出力はそれぞれに固有のアンド回路１０４１，１０
４２に送られる。このアンド回路１０４１，１０４２に
は、表示された文字データのページが切換わる行位置に
対応する非キヤラクタ表示領域に、ページ数に対応した
個数のドツトマークをページ認識情報として表示させる
ための表示位置制御信号が供給される。すなわち、ここ
ではページの先頭行（第１行）の第１表示キヤラクタ位
置より１キヤラクタ手前の位置を示すキヤラクタカウン
タ３のカウント値Ｈ２６（これはキヤラクタ表示領域指
定回路４より出力される信号Ｈｃの第１キヤラクタタイ
ミングに該当する）と、ドツト表示位置指定のためのラ
イン信号Ｌ。並びにドツト信号Ｄ２と、 ドツトをプリ
ング表示させるためのブラッシング信号ｆとが制御信号
としてアンド回路１０４１に供給され、上記信号Ｈ２６
，ＬＯ，ｆとドツト信号Ｄ５がアンド回路１０４２に供
給される。このアンド回路１０４１，１０４９の出力は
ページ認識用ドツト表示情報としてオア回路１０５，２
１を介しＣＲＴ表示部に送られる。また上記デコーダ１
１はキヤラクタカウンタ３およびラインカウンタ６のカ
ウント内容を入力して、１行分のキヤラクタ表示期間が
終了する度に”１゛信号を出力するもので、この信号が
フオルト信号（ＨＡＬＴ）としてＣＰＵに送られる。

ＣＰＵではこの信号（ＨＡＬＴ）を受けると後述にて詳
記するデータメモリ１２から１行分のデータが表示デー
タレジスタ１４に転送されるまでの期間、データメモリ
１２のアクセスを一時中断するものである。更にＣＰＵ
では上記割込み信号（ＩＮＴ）を受けると、１画面のデ
ータ表示が終了したことを認識し、次のスタートアドレ
ス（ＳＴ−Ａ）の指定等の制御動作を行なうものである
。第２図はデータメモリをｎページ構成とした際のドツ
トマークによるページ認識情報例を示すもので、第１ペ
ージ第１行目のキヤラクタ非表示領域には１個のドツト
マークが、また同じく第２ページ第１行目には２個のド
ツトマークが、同じく第ｎページ第１行目にはｎ個のド
ツトマークがそれぞれ表示される。

このようにページ数に応じた個数のドツトマークが各ペ
ージの開始位置に表示されるものである。また第３図は
ＣＲＴ上の表示状態を示すもので、データメモリ１６よ
り読出された文字データはｎ文字×Ｍ行（例えば８０文
字Ｘ２４行）を１ページとして文字表示領域Ｄ−Ｃに認
識表示され、上記第１図に示すページ認識表示回路１０
０より得られるページ認識用ドツト表示情報は特定領域
すなわちページ認識表示領域ＰＡ−Ｃに表示される。

第４図は第１ページのドツト表示位置を詳細に説明する
ための図であり、第１ページ第１行目のＨ２６期間に於
ける領域ＰＡ−Ｃの第１ライン（ＬＯ）、第３ドツト（
Ｄ２）位置にドツトマークが表示されるものである。ま
た第５図は１行表示期間（Ｖｉ）に於ける表示期間並び
にデータ転送期間を示すもので、ＬＯ〜Ｌ８期間が文字
表示期間（ＣＤＴ）となり、Ｌｌｌ期間が次行の表示デ
ータ転送期間（ＴＴ）となる。

第６図はクロツクパルスＣＰｌとキヤラクタ表示領域を
示す信号Ｈｃとの関係を示すタイミング図である。ここ
で作用を説明する。

今説明を容易にする為にＣＲＴ表示部に表示される一画
面がＲＡＭｌ６の０番地を先頭アドレスとして１９１９
番地までの８０文字／行Ｘ２４行即ち、１ページ分のキ
ヤラクタ情報を表示する場合につき説明をする。まずＣ
ＲＴ画面上の上方より下方に向けて各ライン上を水平方
向に沿つて順次ビームを走査して、非文字表示領域の最
後の行即ち行カウンタ９が「１」の値のＶ１のタイミン
グで且つラインカウンタ７の値が「１１」即ちＬｌＯの
タイミング中の適時の時間にＣＰＵ側から表示されるべ
きキヤラクタの先頭のキヤラクタが貯えられているアド
レスを指定するスタートアドレス（先頭情報は各行毎に
なつている）ＳＴ−Ａがアドレスタウンタ１５にセツト
される、即ちこの場合アドレスカウンタは０番地にセツ
トされる。そして１・ＬｌｌのタイミングになるとＣＰ
Ｕ側からはリード指定命令がデータメモリ１６に供給さ
れると共にデコーダ１２より″１１信号が出力しアンド
回路１３に供給され、更にこのＶ１・Ｒ，ｌのＨ２６（
キヤラクタカウンタ３の値が「２６」になる）のタイミ
ングになるとキヤラクタ表示領域指定回路４から信号Ｈ
ｃが出力し、アンド回路１３並びにアンド回路１４に供
給される。従つてアンド回路１３、並びにアンド回路１
４のゲートが開かれる。これによりアンド回路１３から
出力されるクロツクパルスＣＰｌによりアドレスカウン
タ１５が順次歩進しデータメモリ１６から順次１文字単
位毎の文字データを読み出し、表示データレジスタ１７
に供給される。一方、表示データレジスタ１７には上記
データメモリ１６から読み出された１文字単位毎の文字
データがアンド回路１４より出力されるクロツクパルス
ＣＰ，に同期して１文字単位で入力される。このように
してクロツクパルスＣＰ，に同期してアドレスカウンタ
１５が１歩進する毎にデータメモリ１６より１文字分の
情報が読み出され、表示データレジスタに書き込まれて
いくが、この際アドレスカウンタ１５の内容が例えば６
４番地即ち第１ページ領域の第１行目における特定のキ
ヤラクタ位置（６５文字目）を読み出す時になるとペー
ジ認識表示回路１００のデコーダ１０１より第１ページ
認識信号Ｐ，が出力され、この信号Ｐ１によりフリツプ
フロツプ１０３、がセツトされる。而してアドレスカウ
ンタ１５のカウント信号を得るアンド回路１３は、非表
示ライン（ライン１１）期間のＨｃ信号が出力されなく
なると、すなわちキヤラクタカウンタ３のカウント値が
「１０６」になるとクロツクパルスＣＰｌの出力を禁止
し、これによつてアドレスカウンタ１５は上記Ｈｃ信号
の出力期間に於ける８０個のクロツクパルスＣＰ，で８
０カウントした後、カウント動作を一時停止する。一方
、表示データレジスタ１７のシフト制御を司るアンド回
路１４も上記信号Ｈｃが出力されなくなることによつて
クロツクパルスＣＰｌの出力を禁止し、これにより表示
データレジスタ１７はデータメモリ１６から読出された
１ページの最初の行である１行分、すなわち８０文字分
のデータを貯えた時点でシフト動作を一時禁止する。

その後、キヤラクタカウンタ３は更にクロツクパルスＣ
Ｐｌを受けてカウント動作を続行し、最終カウント値に
なると、その際のキヤリ一信号でラインカウンタ７の値
が［１１」から「０］になるとともに、ラインカウンタ
７のキヤリ一信号で行カウンタ９の値が＋１されて次行
の値を示し、これによつて次行の表示期間、すなわち第
１ページ（Ｐａｇｅｌ）の第１行表示期間に入る。而し
てこの第１行表示期間に於いて、キヤラクタカウンタ３
のカウント内容が再び「２６」となり、キヤラクタ表示
領域指定回路４より、信号Ｈｃが出力されると、この際
の信号Ｈ２６並びに第１ラインを示すＬＯ信号、第３ド
ツトを示すＤ，信号、ブラッシング信号ｆ等がアンド回
路１０４１に供給された時時点で、アンド回路１０４１
からは“１１レベルのページ認識用ドツト表示情報が出
力される。更にこのドツト表示情報はオア回路１０５，
２１を介してＣＲＴ表示部に送られる。これにより、Ｃ
ＲＴ上には、第４図で示した位置に、第１ページを示す
１個のドツトマークが表示される。一方、キヤラクタ表
示領域指定回路４から信号Ｈｃが出力された後に初めの
クロツクパルスＣＰｌが出力されると、アンド回路１４
を介して上記クロツクパルスＣＰｌが再び表示データレ
ジスタ１７に供給され、これによつて表示データレジス
タ１７に貯えられた第１文字目のデータがキャラクタジ
ェネレータ１８に供給されるとともにリサ千ユレートさ
れる。キャラクタジェネレータ１８ではこの１文字デー
タを受けると、先ずラインカウンタ７のカウント内容［
０」（ＬＯ）に従つて文字データに対する第１表示ライ
ン（ＲＯ）の８ドツト単位のドツト信号を出力する。更
にこの８ドツト単位のドツト信号はクロツクパルスＣＰ
ｌに同期しＴｐ−ｓ変換レジスタ２０に貯えられる。而
してアンド回路６からキヤラクタ表示期間を示す信号６
ｒ゛が出力されるとクロツクパルスＣＰＯに同期してＰ
−Ｓ変換レジスタ２０より１ドツト単位でドツト信号が
順次シリアルに出力され、オア回路２１を介してＣＲＴ
表示部にビデオ信号として送られる。これによつてＣＲ
Ｔ上には先ず第１ページ、第１行目の第１文字のＬ。ラ
インに対するドツトが認識表示される。而してドツトカ
ウンタ２がクロツクパルスＣＰＯを８カウントしてクロ
ツクパルスＣＰ，を出力すると、キヤラクタカウンタ３
が１カウントアツプされるとともに、この際のクロツク
パルスＣＰｌで表示データレジスタ１７がシフト制御さ
れて、第２文字目のデータがキャラクタジェネレータ１
８に送られるとともにリサキユートされる。キャラクタ
ジェネレータ１８では、この第２文字目のデータを受け
て上記した第１文字目の場合と同様に文字データに対す
る第１表示ライン（ＬＯ）の８ドツトの信号を出力し、
更に上記した第１文字目の場合と同様にＰ−Ｓ変換レジ
スタ２０に貯えられた後、シリアルモードでＣＲＴ表示
部に送られ、第１ページ、第１行目の第２文字のＬ。ラ
インに対するドツトが認識表示される。このようにして
表示データレジスタ１７に貯えられている１行分の文字
データが順次キャラクタジェネレータ１８に送られて、
第１ライン（ＬＯ）に対するドツト信号に変換され、Ｃ
ＲＴ上に認識表示される。而して表示データレジスタ１
７の内容が１循してキヤラクタカウンタ３の内容が［１
０６」になるとキヤラクタ表示領域指定回路４からは信
号Ｈｃが出力されなくなり、これによつてアンド回路１
４が閉じられて表示データレジスタ１７のシフト動作が
一時停止される。而してキヤラクタカウンタ３がクロツ
クパルスＣＰｌを受けてなおもカウント動作を続行し、
キヤリ一信号を出力すると、ラインカウンタ７が１カウ
ントアツプされて、その内容が「１」となる。これによ
つてキャラクタジェネレータ１８には第１ラインを示す
信号（ＬＯ）に代り第２ラインを示す信号（Ｌ１）が供
給される。而してその後キヤラクタカウンタ３のカウン
ト内容が「２６］となリキヤラクタ表示領域指定回路４
より再び信号Ｈｃが出力されると、表示データレジスタ
１７が再びクロツクパルスＣＰ，に同期してシフト動作
を開始し、これによつて次は表示データレジスタ１７に
貯えられた１行分の文字データ（８０文字）に対する第
２ラインのドツト信号が１文字データ毎に順次キャラク
タジェネレータ１８より発生される。更にこのキャラク
タジェネレータ１８より出力された８ドツト単位のドツ
ト信号はＰ−Ｓ変換レジスタ２０によりシリアル変換さ
れてＣＲＴ表示部に送られ、これによつてＣＲＴ上には
第１行目の各文字のＲ１ラインに対するドツトが表示さ
れる。このようにして順次表示ライン（ＬＯ〜Ｌ８）に
対するドツト表示制御が行なわれる。而して表示ライン
（ＬＯ−Ｌ８）のドツト表示が終了して、ラインカウン
タ７のカウント内容が「１０］になり、かつキヤラクタ
カウンタ３の内容が「１０６」（１行中の最終キヤラク
タ表示位置）になると、デコーダ１１からフオルト信号
（ＨＡＬＴ）が出力され、これによつてＣＰＵでは次の
スタートアドレス（ＳＴ−Ａ）をアドレスカウンタ１５
に送出する。

更にその後ラインカウンタ７のカウント内容が最終カウ
ント値すなわち「１１」になると、デコーダ１２の出力
が６１″となり、再びデータメモリ１６から１行分の文
字データが読出されて、この文字データが順次表示デー
タレジスタ１７に更新記憶される。このような動作が繰
返し行なわれることによりＣＲＴ止の文字表示領域ＤＩ
−Ｃにはデータメモリ１６に貯えられた１ページ分（８
０文字Ｘ２４行）の文字情報が表示され、更に第１ペー
ジ、第１行目のページ認識表示領域ＰＡ−Ｃにはページ
認識のための１ドツトのマークが常に表示される。次に
データメモリ１６の第２ページ第１行目の文字データが
ＣＲＴの或る表示行位置に表示される際のページ認識情
報表示動作を説明すると、この場合（第２ページ第１行
目のデータ転送期間）はアドレスカウンタ１５が１９２
０番地から歩進制御され、このアドレスカウンタ１５の
アドレス指定によりデータメモリ１６の第２ページ、第
１行目のデータが順次１文字ずつ読出され、表示データ
レジスタ１７に順次貯えられる。

この際のデータ転送時に於いてアドレスカウンタ１５の
カウント値が「１９８４」となつた際、すなわちデータ
メモリ１６の第２ページ第１行目の第６４文字目が指定
された際、このアドレスデータによりページ認識表示回
路１００のデコーダ１０１よりページ認識信号Ｐ２が出
力され、この信号Ｐ２がオア回路１０２を介してフリツ
プフロツプ１０３１のセツト入力端子（Ｓ）に供給され
るとともに、フリツプフロツプ１０３２のセツト入力端
−ｆ−＜Ｓ）に供給され、上記各フリツプフロツプ１０
３，，１０３２が共にセツトされる。その後上記した動
作と同様にして表示データレジスタ１７に１行分の文字
データ（８０文字）が貯えられ、キヤラクタ表示領域指
定回路４の信号Ｈｃが断たれて、更にキヤラクタカウン
タ３がカウント動作を続行し、そのキヤリ一信号によつ
てラインカウンタ７がインクリメントされる（Ｌ，ｌ→
ＬＯ）とともに、このラインカウンタ７のキヤリ一信号
で行カウンタ９もインクリメントされる。これによつて
次行すなわち、第２ページ第１行目の表示期間に入る。
而してその後キヤラクタカウンタ３のカウント内容が「
２６」となり、キヤラクタ表示領域指定回路４から信号
Ｈｃが出力されると、その際のＬ。−Ｈ２６の期間内に
於いてドツトカウンタ２の内容が「２」（Ｄ２）となつ
た際に先ずアンド回路１０４１より第１のページ認識用
ドツト表示情報が出力され、これがオア回路１０５，２
１を介しＣＲＴ表示部に送られて、表示画面の第２ペー
ジ第１行目のキヤラクタ情報を表示する行位置に対応し
たページ認識表示領域ＰＡ−Ｃの第１ライン（ＬＯ）、
第３ドツト（Ｄ２）位置に表示される。更にドツトカウ
ンタ２の内容が「５」（Ｄ５）になると、アンド回路１
０４，より第２のページ認識用ドツト表示情報が出力さ
れ、これがオア回路１０５，２１を介しＣＲＴ表示部に
送られて、同一ライン（ＬＯ）の第６ドツト（Ｄ５）位
置に表示される。このように、２つのドツトマークによ
つて第２ページのページ認識表示がなされる。更にその
後は上記キヤラクタ表示動作と同様にして表示データレ
ジスタ１７に貯えられた１行分のデータに対する文字表
示がなされる。なお、上記した実施例に於いては、ペー
ジ認識表示領域ＰＡ−Ｃを画面の左側に設けたが、これ
に限ることなく、右側に設けることも容易に可能である
。

更にページ認識のための表示形態はドツト数表示による
ものに限定されず、例えば、数値または記号等を用いて
認識表示せしめてもよい。また上記実施例では同一ライ
ン上にドツトマークを付して、ページ認識表示を行なつ
たが、これに限定されるものではなく、例えば同一ドツ
トライン（Ｄｉ）上にドツトマークを付してページ数を
表示してもよい。更に上記実施例では説明の便宜上デー
タメモリの記憶容量を２ページ分としたが、これに限定
されるものでは任意の複数ページ構成としても容易にこ
の発明を採用することができるものであり、また、ペー
ジ認識信号（Ｐ１・・・）の検出手段も上記構成に限定
されるものではなく、要はこの発明の要旨を逸脱しない
範囲で種々変形可能である。以上詳記したようにこの発
明によれば、ページ単位で分割された複数画面分の表示
情報を貯えることのできるメモリを備えて、ページの跨
る情報を認識表示できる機能構成のキヤラクタデイスプ
レイ装置に於いて、メモリにページ数情報を貯えておく
ことなく簡単な構成を付加するのみで、表示された情報
に対応するページ数を確実かつ容易に認識表示せしめる
ことができ、以つて表示機能を損うことなく表示情報に
対するページを明確に認識せしめることのできる実用性
の極めて高いキヤラクタデイスプレイ装置に於けるペー
ジ情報表示方式が提供できる。

【図面の簡単な説明】

図はこの発明の一実施例を説明するためのもので、第１
図は回路構成図、第２図はページ認識情報例を示す図、
第３図は表示画面上の表示位置を説明するための図、第
４図は第１ページのドツト表示位置を説明するための図
、第５図は１行表示期間に於ける文字情報表示期間並び
にデータ転送期間を示す図、第６図は信号タイミング図
である。 １・・・・・・クロックジェネレータ、２・・・・・・
ドツトカウンタ、３・・・・・・キヤラクタカウンタ、
４・・・・・・キヤラクタ表示領域指定回路、５・・・
・・・遅延回路、６，１３，１４，１９，１０２，１０
４１，１０４２・・・・・・アンド回路、７・・・・・
・ラインカウンタ、８・・・・・・ライン表示領域指定
回路、９・・・・・・行カウンタ、１０・・・・・・行
表示領域指定回路、１１，１２，１０１・・・・・・デ
コーダ、１５・・・・・・アドレスカウンタ、１６・・
・・・・データメモリ、１７・・・・・・表示データレ
ジスタ、１８・・・・・・キャラクタジェネレータ、２
０・・・・・・Ｐ−Ｓ・・・・・・変換レジスタ、２１
，１０５・・・・・・オア回路、１００・・・・・・ペ
ージ認識表示回路、１０３１，１０３２・・・・・・フ
リツプフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 複数ページに亘る表示情報を貯えることのできるメ
   モリを有し、表示画面の一部を除く予め定められた情報
   表示領域内に上記メモリより読出された情報を複数ペー
   ジに跨つて認識表示できる機能構成のキャラクタディス
   プレイ装置に於いて、上記メモリの内容を認識表示する
   際に、表示される情報のページ領域に固有のページ認識
   情報を生成する手段と、この手段によつて生成されたペ
   ージ認識情報をメモリより読出した該当ページ領域の情
   報表示位置に対応する情報表示領域外の特定領域に認識
   表示せしめる手段とを具備してなることを特徴としたキ
   ャラクタディスプレイ装置に於けるページ情報表示方式
   。