JPS594073B2 - シンギパタ−ンハンベツソウチ - Google Patents
シンギパタ−ンハンベツソウチInfo
- Publication number
- JPS594073B2 JPS594073B2 JP50148664A JP14866475A JPS594073B2 JP S594073 B2 JPS594073 B2 JP S594073B2 JP 50148664 A JP50148664 A JP 50148664A JP 14866475 A JP14866475 A JP 14866475A JP S594073 B2 JPS594073 B2 JP S594073B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- detected
- outputs
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、紙幣などの被検出パターン体をあら１０かじ
め設定された真正パターンと一致するか否かによつて、
当該被検出パターン体の真偽を判別する装置に係Ｄ、該
真偽パターン判別装置の構成を改良して比較的少ない検
出器群により被検出パターン体の送り速度などに関係な
く、当該被検出パ１５ターン体の真偽を正確に判別しよ
うとする目的から開発されたものである。
め設定された真正パターンと一致するか否かによつて、
当該被検出パターン体の真偽を判別する装置に係Ｄ、該
真偽パターン判別装置の構成を改良して比較的少ない検
出器群により被検出パターン体の送り速度などに関係な
く、当該被検出パ１５ターン体の真偽を正確に判別しよ
うとする目的から開発されたものである。
まず、実施例を添付図面の第１図にもとづき説明すると
、Ｐｉは１０００円紙幣など模様（パターン）を有する
被検出パターン体、１はこの被検２０出パターン体Ｐｉ
を通過せしむ通路ケースで、該通路ケースは被検出パタ
ーン体Ｐｉを挿入する挿入口２ならひに排出する排出口
３を有している。
、Ｐｉは１０００円紙幣など模様（パターン）を有する
被検出パターン体、１はこの被検２０出パターン体Ｐｉ
を通過せしむ通路ケースで、該通路ケースは被検出パタ
ーン体Ｐｉを挿入する挿入口２ならひに排出する排出口
３を有している。
Ｄｉは通路ケース１の挿入口２寄わに設けられる被検出
パターン体Ｐｉの挿入確認用の検出器群２５で、該挿入
確認用検出器は光源ならびに受光素子あるいは磁気検出
素子などからなＤ、被検出パターン体Ｐｉの挿入口２へ
の投入を検出して、当該被検出パターン体を通路ケース
１内にさらに引き込む装置（図示省略）を作動する。３
０Ｄｅｌ、Ｄｅ２は通路ケース１の中央寄Ｄに設けられ
る被検出パターン体Ｐｉの一方、他方サイドを検出する
エッジ検出器で、該エッジ検出器は被検出パターン体Ｐ
ｉのサイドにおけるパターンに対応した信号を発し、光
源４ならびに受光素子３５Ｒｅｌ、Ｒｅ２あるいは磁気
検出素子などからなシ、通路ケース１内を移動する被検
出パターン体Ｐｉの両サイドを検出して、第２図、第３
図の如く、両検出信号の和であるエツジ検出信号ｅを出
力する。
パターン体Ｐｉの挿入確認用の検出器群２５で、該挿入
確認用検出器は光源ならびに受光素子あるいは磁気検出
素子などからなＤ、被検出パターン体Ｐｉの挿入口２へ
の投入を検出して、当該被検出パターン体を通路ケース
１内にさらに引き込む装置（図示省略）を作動する。３
０Ｄｅｌ、Ｄｅ２は通路ケース１の中央寄Ｄに設けられ
る被検出パターン体Ｐｉの一方、他方サイドを検出する
エッジ検出器で、該エッジ検出器は被検出パターン体Ｐ
ｉのサイドにおけるパターンに対応した信号を発し、光
源４ならびに受光素子３５Ｒｅｌ、Ｒｅ２あるいは磁気
検出素子などからなシ、通路ケース１内を移動する被検
出パターン体Ｐｉの両サイドを検出して、第２図、第３
図の如く、両検出信号の和であるエツジ検出信号ｅを出
力する。
な卦、第２図の矢印Ｔｉは被検出パターン体Ｐｉの検出
開始時点をしめしている。Ｄｃは対になるエツジ検出器
Ｄｅｌ，Ｄｅ２間に設けられる被検出パターン体Ｐｉ模
様の検出器で、該模様検出器は光源４ならびに受光素子
Ｒｃなどからなり、通路ケース１内を移動する被検出パ
ターンＰｉの模様部を検出して、第２，４図の如く、パ
ターンに対応した模様検出信号ｃを出力する。
開始時点をしめしている。Ｄｃは対になるエツジ検出器
Ｄｅｌ，Ｄｅ２間に設けられる被検出パターン体Ｐｉ模
様の検出器で、該模様検出器は光源４ならびに受光素子
Ｒｃなどからなり、通路ケース１内を移動する被検出パ
ターンＰｉの模様部を検出して、第２，４図の如く、パ
ターンに対応した模様検出信号ｃを出力する。
Ｄｓは通路ケース１の排出口３寄うに設けられる被検出
パターン体Ｐｉ停止用の検出器で、該停止用検出器も光
源ならひに受光素子などからなジ、移動する被検出パタ
ーン体Ｐｉの隅部を検出して当該被検出パターン体の引
き込み装置（図示省略）を停止し、該被検出パターン体
を所定位置に停止する。
パターン体Ｐｉ停止用の検出器で、該停止用検出器も光
源ならひに受光素子などからなジ、移動する被検出パタ
ーン体Ｐｉの隅部を検出して当該被検出パターン体の引
き込み装置（図示省略）を停止し、該被検出パターン体
を所定位置に停止する。
Ｄｃｌ，Ｄｃ２は通路ケース１のほぼ中央対角線上に設
けられる被検出パターン体Ｐｉ所望模様の検出器群で、
該模様検出器は光源ならびに受光素子Ｒｃｌ，Ｒｃ２な
どからなｂ１通路ケース１内の所定位置に停止された被
検出パターン体Ｐｉの所望模様部を検出して、第４図の
如く、模様検出信号Ｃｌ，ｃ２をそれぞれ出力する。
けられる被検出パターン体Ｐｉ所望模様の検出器群で、
該模様検出器は光源ならびに受光素子Ｒｃｌ，Ｒｃ２な
どからなｂ１通路ケース１内の所定位置に停止された被
検出パターン体Ｐｉの所望模様部を検出して、第４図の
如く、模様検出信号Ｃｌ，ｃ２をそれぞれ出力する。
な卦、受光素子Ｒｅｌ，Ｒｅ２，Ｒｃ，Ｒｃｌ，Ｒｃ２
に被検出パターン体に応じてカラーフイルタを使用する
ようにしても良いことは勿論である。第４図のＤＡは差
動（比較）増巾器で、該差動増巾器はエツジ検出信号ｅ
ならびに模様検出信号ｃをそれぞれ人力してパターン検
出信号ｄを出力する。
に被検出パターン体に応じてカラーフイルタを使用する
ようにしても良いことは勿論である。第４図のＤＡは差
動（比較）増巾器で、該差動増巾器はエツジ検出信号ｅ
ならびに模様検出信号ｃをそれぞれ人力してパターン検
出信号ｄを出力する。
ＴＳは差動増巾器ＤＡの後段に設けられるイキ値判別器
で、該イキ値判別器は一対の比較器ＣＭｌ，ＣＭ２など
からなり、パターン検出信号ｄを入力して該検出信号が
イキ値幅ｈであれば低レベルとなＤ、イキ値幅ｈを越え
れば高レベルとなるパルス信号Ｐを出力する（第２図参
照）。ＣＴはイキ値判別器ＴＳの後段に設けられるカウ
ンタで、該カウンタはパルス信号Ｐを入力してパルス信
号Ｐのパルス数を計数し計数信号αを出力する。な訃、
ＲはカウンタＣＴをりセツトする信号で、該信号は、た
とえば被検出パターン体Ｐｉが通路ケース１内に挿入さ
れて検出器Ｄｉにより検出されたときなどのスタート時
に印加される。ＰＳは設定器で、該設定器は被検出パタ
ーン体Ｐｉの真正パターン体にもとづく真正計数信号β
１≦β２を出力するもので、当該真正計数信号は真正パ
ターンにもとづいて、あらかじめ上限と下限とが設定さ
れて出力される。ＣＯＭはカウンタＣＴの後段に接続さ
れる範囲比較器で、該比較器は計数信号αならびに真正
計数信号β１≦β２をそれぞれ入カチエツクして、当該
計数信号αが真正計数信号の範囲内にあるときにのみ、
真正信号β１≦α≦β２を出力する。
で、該イキ値判別器は一対の比較器ＣＭｌ，ＣＭ２など
からなり、パターン検出信号ｄを入力して該検出信号が
イキ値幅ｈであれば低レベルとなＤ、イキ値幅ｈを越え
れば高レベルとなるパルス信号Ｐを出力する（第２図参
照）。ＣＴはイキ値判別器ＴＳの後段に設けられるカウ
ンタで、該カウンタはパルス信号Ｐを入力してパルス信
号Ｐのパルス数を計数し計数信号αを出力する。な訃、
ＲはカウンタＣＴをりセツトする信号で、該信号は、た
とえば被検出パターン体Ｐｉが通路ケース１内に挿入さ
れて検出器Ｄｉにより検出されたときなどのスタート時
に印加される。ＰＳは設定器で、該設定器は被検出パタ
ーン体Ｐｉの真正パターン体にもとづく真正計数信号β
１≦β２を出力するもので、当該真正計数信号は真正パ
ターンにもとづいて、あらかじめ上限と下限とが設定さ
れて出力される。ＣＯＭはカウンタＣＴの後段に接続さ
れる範囲比較器で、該比較器は計数信号αならびに真正
計数信号β１≦β２をそれぞれ入カチエツクして、当該
計数信号αが真正計数信号の範囲内にあるときにのみ、
真正信号β１≦α≦β２を出力する。
第４図のＤＡｌは差動（比較）増巾器で、該差動増巾器
は模様検出信号Ｃｌ，ｃ２群をそれぞれ人力して検出信
号ｄ１を出力する。ＴＳｌは差動増巾器ＤＡｌの後段に
設けられる正逆イキ値判別器で、該正逆イキ値判別器は
二対の比較器ＣＭ３〜ＣＭ６などからなり、検出信号ｄ
１を入力して該検出信号がイキ値幅Ｈｌ，ｈ２内にあれ
ば低レベルとなり、それぞれを越えれば高レベルとなる
パルス信号Ｐｌ，Ｐ２を出力する（第３図参照）。Ｇ１
は各パルス信号Ｐｌ，Ｐ２を人力してチエツク出力する
オアゲート、Ｇ２は該オアゲートからのチエツク信号Ｃ
ｈならびに真正信号β１≦α≦β２を人力して、真正信
号９を出力するアンドゲートである。上記の如くなる本
発明は、１０００円紙幣などの被検出パターン体Ｐｉを
通路ケース１の挿入口２内に投入すると、該被検出パタ
ーン体が検出器Ｄｉによつて検出され、図示省略の引き
込み装置により当該被検出パターン体Ｐｉが、通路ケー
ス１内にさらに引き込まれると共に、検出器Ｄｅｌ，Ｄ
ｅ２，Ｄｃ群によつて移動する該被検出パターン体の両
サイド部ならひに中央模様部が検出され、差動増巾器Ｄ
Ａならひにイキ値判別器ＴＳ卦よひカウンタＣＴにより
移動する当該被検出パターン体Ｐｉの両サイド部ならび
に中央模様部にもとづく被検出パターンである計数信号
αが出力されて、あらかじめ設定された真正パターン体
にもとづく真正計数信号β１≦β２により範囲比較器Ｃ
ＯＭを介して真偽が判別され、当該被検出パターンＰｉ
が真とみなされたとき、真正信号β１≦α≦β２がアン
ドゲートＧ２に出力される。
は模様検出信号Ｃｌ，ｃ２群をそれぞれ人力して検出信
号ｄ１を出力する。ＴＳｌは差動増巾器ＤＡｌの後段に
設けられる正逆イキ値判別器で、該正逆イキ値判別器は
二対の比較器ＣＭ３〜ＣＭ６などからなり、検出信号ｄ
１を入力して該検出信号がイキ値幅Ｈｌ，ｈ２内にあれ
ば低レベルとなり、それぞれを越えれば高レベルとなる
パルス信号Ｐｌ，Ｐ２を出力する（第３図参照）。Ｇ１
は各パルス信号Ｐｌ，Ｐ２を人力してチエツク出力する
オアゲート、Ｇ２は該オアゲートからのチエツク信号Ｃ
ｈならびに真正信号β１≦α≦β２を人力して、真正信
号９を出力するアンドゲートである。上記の如くなる本
発明は、１０００円紙幣などの被検出パターン体Ｐｉを
通路ケース１の挿入口２内に投入すると、該被検出パタ
ーン体が検出器Ｄｉによつて検出され、図示省略の引き
込み装置により当該被検出パターン体Ｐｉが、通路ケー
ス１内にさらに引き込まれると共に、検出器Ｄｅｌ，Ｄ
ｅ２，Ｄｃ群によつて移動する該被検出パターン体の両
サイド部ならひに中央模様部が検出され、差動増巾器Ｄ
Ａならひにイキ値判別器ＴＳ卦よひカウンタＣＴにより
移動する当該被検出パターン体Ｐｉの両サイド部ならび
に中央模様部にもとづく被検出パターンである計数信号
αが出力されて、あらかじめ設定された真正パターン体
にもとづく真正計数信号β１≦β２により範囲比較器Ｃ
ＯＭを介して真偽が判別され、当該被検出パターンＰｉ
が真とみなされたとき、真正信号β１≦α≦β２がアン
ドゲートＧ２に出力される。
一方、通路ケース１内に引き込まれて移動する被検出パ
ターン体Ｐｉは、検出器Ｄｓに検出されて当該通路ケー
ス１内の所定位置に停止され静置される。
ターン体Ｐｉは、検出器Ｄｓに検出されて当該通路ケー
ス１内の所定位置に停止され静置される。
かくして静止した該被検出パターン体が検出器Ｄｃｌ，
Ｄｃ２群によつて検出されると、差動増巾器ＤＡｌなら
ひに正逆イキ値判別器ＴＳｌ｝よびオアゲートＧ１を介
在して、被検出パターン体Ｐｉの上下、すなわち正逆を
間わず検知チエツクの信号Ｃｈが出力されて、当該チエ
ツク信号Ｃｈならびに上記真正信号β１≦α≦β２が共
にアンドゲートＧ２に入力されたとき、該アンドゲート
は被検出パターン体Ｐｉが真正パターン体と同じもので
あることを意味する真正信号９を出力することになる。
この場合、引き込み装置（図示省略）がさらに作動され
て当該被検出パターン体Ｐｉは排出口３から通路ケース
１外へ排出される。チエツク信号Ｃｈあるいは真正信号
β１≦α≦β２のいずれか、または両方の信号がアンド
ゲートＧ２に入力されないときは、真正信号９が出力さ
れないことになつて、被検出パターン体Ｐｉが真正パタ
ーン体と同じものでないこと、すなわち偽物であること
を意味する。
Ｄｃ２群によつて検出されると、差動増巾器ＤＡｌなら
ひに正逆イキ値判別器ＴＳｌ｝よびオアゲートＧ１を介
在して、被検出パターン体Ｐｉの上下、すなわち正逆を
間わず検知チエツクの信号Ｃｈが出力されて、当該チエ
ツク信号Ｃｈならびに上記真正信号β１≦α≦β２が共
にアンドゲートＧ２に入力されたとき、該アンドゲート
は被検出パターン体Ｐｉが真正パターン体と同じもので
あることを意味する真正信号９を出力することになる。
この場合、引き込み装置（図示省略）がさらに作動され
て当該被検出パターン体Ｐｉは排出口３から通路ケース
１外へ排出される。チエツク信号Ｃｈあるいは真正信号
β１≦α≦β２のいずれか、または両方の信号がアンド
ゲートＧ２に入力されないときは、真正信号９が出力さ
れないことになつて、被検出パターン体Ｐｉが真正パタ
ーン体と同じものでないこと、すなわち偽物であること
を意味する。
この場合、当該被検出パターン体Ｐｉを引１Ｎ込む装置
（図示省略）がりセツトされて、該被検出パターン体は
もとの挿入口２にもどされ返却される。以上の如くなる
本発明は、相対的に移動する被検出パターン体Ｐｉのサ
イドならびに中央をそれぞれ検出する検出器Ｄｅｌ，Ｄ
ｅ２，Ｄｃと、該検出器の出力を差動比較する増巾器Ｄ
Ａと、該増巾器の出力をあらかじめ設定されたイキ値に
て判別しパルス出力するイキ値判別器ＴＳと、該判別器
のパルス出力を計数するカウンタＣＴと、上記被検出パ
ターン体Ｐｉの真正パターンに対応する真正計数信号β
１≦β２を出力する設定器ＰＳと、該真正計数信号と上
記カウンタからの計数信）フ 号αとを比較して、計数信号αが真正計数信号β１≦β
２内にあるとき真正信号β１≦αくβ２を出力する比較
器ＣＯＭｌならび！こ静止する上記被検出パターン体Ｐ
ｉの所望位置をそれぞれ検出する検出器Ｄｃｌ，Ｄｃ２
と、該検出器の出力を差動比較する増巾器ＤＡｌと、該
増巾器の出力をあらかじめ設定された二つのイキ値にて
判別しパルス出力する正逆イキ値判別器ＴＳｌと、該判
別器の二つのパルス出力を入カチエツクして、チエツク
信号Ｃｈを出力するオアゲートＧ１と等からなり、該チ
エツク信号と上記真正信号β１≦α≦β２とのチエツク
によつて上記被検出パターン体Ｐｉの真偽を判別するよ
うにした真偽パターーン装置であるから、検知器群を６
個と比較的少ない数にすることができると共に、被検出
パターン体Ｐｉの引き込み速度すなわち移動速度に関係
なく、かつ被検出パターン体の上下すなわち正逆を問わ
ず、一方サイドから他方サイドへよごれがひどくなるよ
ごれ等にも関係なく、当該被検出パ汐−ン体の真偽を正
確に判別できる装置である。
（図示省略）がりセツトされて、該被検出パターン体は
もとの挿入口２にもどされ返却される。以上の如くなる
本発明は、相対的に移動する被検出パターン体Ｐｉのサ
イドならびに中央をそれぞれ検出する検出器Ｄｅｌ，Ｄ
ｅ２，Ｄｃと、該検出器の出力を差動比較する増巾器Ｄ
Ａと、該増巾器の出力をあらかじめ設定されたイキ値に
て判別しパルス出力するイキ値判別器ＴＳと、該判別器
のパルス出力を計数するカウンタＣＴと、上記被検出パ
ターン体Ｐｉの真正パターンに対応する真正計数信号β
１≦β２を出力する設定器ＰＳと、該真正計数信号と上
記カウンタからの計数信）フ 号αとを比較して、計数信号αが真正計数信号β１≦β
２内にあるとき真正信号β１≦αくβ２を出力する比較
器ＣＯＭｌならび！こ静止する上記被検出パターン体Ｐ
ｉの所望位置をそれぞれ検出する検出器Ｄｃｌ，Ｄｃ２
と、該検出器の出力を差動比較する増巾器ＤＡｌと、該
増巾器の出力をあらかじめ設定された二つのイキ値にて
判別しパルス出力する正逆イキ値判別器ＴＳｌと、該判
別器の二つのパルス出力を入カチエツクして、チエツク
信号Ｃｈを出力するオアゲートＧ１と等からなり、該チ
エツク信号と上記真正信号β１≦α≦β２とのチエツク
によつて上記被検出パターン体Ｐｉの真偽を判別するよ
うにした真偽パターーン装置であるから、検知器群を６
個と比較的少ない数にすることができると共に、被検出
パターン体Ｐｉの引き込み速度すなわち移動速度に関係
なく、かつ被検出パターン体の上下すなわち正逆を問わ
ず、一方サイドから他方サイドへよごれがひどくなるよ
ごれ等にも関係なく、当該被検出パ汐−ン体の真偽を正
確に判別できる装置である。
第１図は本発明の実施例一部をしめす略示的な平面図、
第４図は同土実施例の配線図、第２，３図は第４図を説
明する波形図である。 Ｐｉ・・・・・・被検出パターン体、Ｄｅｌ，Ｄｅ２，
Ｄｃ，Ｄｃｌ，Ｄｃ２，Ｄｉ，Ｄｓ・・・・・・検出器
、ＤＡ，ＤＡｌ・・・・・・差動（比較）増巾器、ＴＳ
・・・・・・イキ値判別器、ＴＳｌ・・・・・・正逆イ
キ値判別器、ＣＴ・・・・・・カウンタ、ＰＳ・・・・
・・設定器、ＣＯＭ・・・・・・比較器、Ｇ１・・・・
・・オアゲート、β１≦，θ２・・・・・・真正計数信
号、α・・・・・・計数信号、β１≦α≦β２・・・・
・・真正信号、Ｃｈ・・・・・・チエツク信号。
第４図は同土実施例の配線図、第２，３図は第４図を説
明する波形図である。 Ｐｉ・・・・・・被検出パターン体、Ｄｅｌ，Ｄｅ２，
Ｄｃ，Ｄｃｌ，Ｄｃ２，Ｄｉ，Ｄｓ・・・・・・検出器
、ＤＡ，ＤＡｌ・・・・・・差動（比較）増巾器、ＴＳ
・・・・・・イキ値判別器、ＴＳｌ・・・・・・正逆イ
キ値判別器、ＣＴ・・・・・・カウンタ、ＰＳ・・・・
・・設定器、ＣＯＭ・・・・・・比較器、Ｇ１・・・・
・・オアゲート、β１≦，θ２・・・・・・真正計数信
号、α・・・・・・計数信号、β１≦α≦β２・・・・
・・真正信号、Ｃｈ・・・・・・チエツク信号。
Claims (1)
- １ 移動する被検出パターン体の一方及び他方のサイド
を検出し、各サイドのパターンに対応した検出信号を出
力する一対のエッジ検出器と、上記被検出パターン体の
中央を検出し、中央のパターンに対応した模様検出信号
を出力する模様検出器と、上記両エッジ検出器から出力
される検出信号の和であるエッジ検出信号と模様検出器
からの模様検出信号との差であるパターン検出信号を出
力する差動増幅器と、該増幅器からのパターン検出信号
を予め設定されたイキ値にて判別しパルス信号を出力す
るイキ値判別器と、該イキ値判別器からのパルス信号を
計数するカウンタと、該カウンタからの計数信号が真正
計数信号範囲にあるときのみ真正信号を発する範囲比較
器と、引き込まれた当該被検出パターン体を検知して引
き込み停止信号を発し被検出パターン体を停止させる停
止検出器と、静止した上記被検出パターン体の対角線上
の所望位置を検出する一対の静止検出器と、これら検出
器からの出力を差動比較する増幅器と、該増幅器の出力
を予め設定された二つのイキ値にて判別し、いずれかの
イキ値にあればチェック信号を発する正逆イキ値判別器
とからなり、該チェック信号と上記真正信号とのチェッ
クによつて上記被検出パターン体の真偽を判別するよう
にした真偽パターン判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50148664A JPS594073B2 (ja) | 1975-12-13 | 1975-12-13 | シンギパタ−ンハンベツソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50148664A JPS594073B2 (ja) | 1975-12-13 | 1975-12-13 | シンギパタ−ンハンベツソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5273092A JPS5273092A (en) | 1977-06-18 |
| JPS594073B2 true JPS594073B2 (ja) | 1984-01-27 |
Family
ID=15457846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50148664A Expired JPS594073B2 (ja) | 1975-12-13 | 1975-12-13 | シンギパタ−ンハンベツソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594073B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114463U (ja) * | 1980-12-29 | 1982-07-15 | ||
| JPS62129670U (ja) * | 1986-02-07 | 1987-08-17 |
-
1975
- 1975-12-13 JP JP50148664A patent/JPS594073B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5273092A (en) | 1977-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69527806T2 (de) | Verfahren und Apparat zur Prüfung von US-Banknoten | |
| DE69506141T3 (de) | Banknoten-Prüfvorrichtung für Banknotenbearbeitungsmaschine | |
| US4432447A (en) | Coin detecting device for a coin sorting machine | |
| GB1531312A (en) | Note discriminating apparatus | |
| EP1158470A3 (en) | Bill counting machine | |
| US4091908A (en) | Coin checking device for a vending machine | |
| JPS594073B2 (ja) | シンギパタ−ンハンベツソウチ | |
| DE69709243T2 (de) | Vorrichtung zur Erfassen der Echtheit von Banknoten | |
| US3706374A (en) | Currency testing system | |
| US4275806A (en) | Coin sorting machine | |
| JPS63276688A (ja) | 紙幣鑑別装置 | |
| JPH0673151B2 (ja) | 自動販売機の硬貨受入装置 | |
| JPS594074B2 (ja) | シンギパタ−ンハンベツソウチ | |
| JP2511488B2 (ja) | 紙葉類判別装置 | |
| WO1990008368A1 (en) | Optically coded token and detection system | |
| JP2896288B2 (ja) | 紙幣識別方法 | |
| GB2071382A (en) | Coin Testing Device | |
| JP3747551B2 (ja) | 紙幣識別装置 | |
| JP2502545B2 (ja) | 紙幣識別装置 | |
| JPS594075B2 (ja) | パタ−ンケンサソウチ | |
| JP3211341B2 (ja) | 紙幣識別装置 | |
| JP2817021B2 (ja) | 遊技機用メダル検出装置 | |
| JPH0581555A (ja) | メダルセレクター | |
| JPH02145473U (ja) | ||
| JPS59223893A (ja) | 紙幣鑑別方法とその装置 |