JPS5942972B2 - 反跳注入による電極形成法 - Google Patents
反跳注入による電極形成法Info
- Publication number
- JPS5942972B2 JPS5942972B2 JP51160264A JP16026476A JPS5942972B2 JP S5942972 B2 JPS5942972 B2 JP S5942972B2 JP 51160264 A JP51160264 A JP 51160264A JP 16026476 A JP16026476 A JP 16026476A JP S5942972 B2 JPS5942972 B2 JP S5942972B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrode
- diffusion
- electrode formation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の電極を形成する方法に関するもの
であり、特にせまい電極パターン間隔を・必要とする高
周波トランジスタや集積回路において安定した製造歩留
を得ることを目的としている。
であり、特にせまい電極パターン間隔を・必要とする高
周波トランジスタや集積回路において安定した製造歩留
を得ることを目的としている。
従来、半導体装置の電極形成、例えばＳｉトランジスタ
のベース電極の形成にあつて、第１図に示すように、エ
ミッタ拡散層Ｅとベース拡散層Ｂが形成されたＳｉウェ
ハ１の表面に、ベース電極部のみが窓明けされたＳｉＯ
２マスク２を被着し、その上に電極金属３を蒸着法によ
つて被着させたのち、焼結すべき温度で熱処理すること
によつて金属シリサイド４を形成させる方法がとられて
いた。例えば、Ｐｔを電極に用いた場合、約５００℃で
３０分間熱処理をおこなうことによつてＰｔシリサイド
層が形成されオーミックなベース電極が形成されていた
。しかし、従来のこの方法によれば、Ｓｉウェハ１とＳ
ｉＯ２マスク２との界面に沿つた異状拡散のため界面に
沿つた横方向の反応が異状に進む現象がしばしばおこり
、ことにベースとエミッタとの間隔がせまいパターン構
造にあつては、エミッタとベースをショートさせる主要
な原因となつていた。
のベース電極の形成にあつて、第１図に示すように、エ
ミッタ拡散層Ｅとベース拡散層Ｂが形成されたＳｉウェ
ハ１の表面に、ベース電極部のみが窓明けされたＳｉＯ
２マスク２を被着し、その上に電極金属３を蒸着法によ
つて被着させたのち、焼結すべき温度で熱処理すること
によつて金属シリサイド４を形成させる方法がとられて
いた。例えば、Ｐｔを電極に用いた場合、約５００℃で
３０分間熱処理をおこなうことによつてＰｔシリサイド
層が形成されオーミックなベース電極が形成されていた
。しかし、従来のこの方法によれば、Ｓｉウェハ１とＳ
ｉＯ２マスク２との界面に沿つた異状拡散のため界面に
沿つた横方向の反応が異状に進む現象がしばしばおこり
、ことにベースとエミッタとの間隔がせまいパターン構
造にあつては、エミッタとベースをショートさせる主要
な原因となつていた。
例えばＰｔシリサイドが、界面から約５００Ａ程度の深
さに形成された場合であつても、界面に沿つた横方向の
反応は１〜３μｍ程度にものびるため、エミッタとベー
ス電極との間隔が３μｍ以下となるようなパターン構造
においては、エミッタとベースとのショートによる製造
歩留が著しく低下するという難点をもつていた。本発明
は、従来の前記のごとき欠点を解消することを目的とす
るものであり、イオン注入技術を用いて電極金属の横方
向への反応を押えることを特徴とするものである。
さに形成された場合であつても、界面に沿つた横方向の
反応は１〜３μｍ程度にものびるため、エミッタとベー
ス電極との間隔が３μｍ以下となるようなパターン構造
においては、エミッタとベースとのショートによる製造
歩留が著しく低下するという難点をもつていた。本発明
は、従来の前記のごとき欠点を解消することを目的とす
るものであり、イオン注入技術を用いて電極金属の横方
向への反応を押えることを特徴とするものである。
以下本発明の内容を第２図により説明する。
エミッタ拡散層Ｅおよびベース拡散層Ｂが形成されてい
るＳｉウェハ１上にベース電極となるべき領域以外の領
域においてＳｉＯ２層２を約５０００Ａ形成される。次
に電極金属となるＰｔ層３を電子ビーム蒸着法によつて
約３００Ａ形成される。次に、このＳｉウェハを所定の
温度に保ち、全面に例えばＳｌｆイオン等のイオンを打
ちこむことによつてＰｔをＳｉウエハ中に浸入させる。
打ち込むイオンのエネルギーは、用いる電極金属３の種
類と膜厚がＳｉＯ２層２の厚さによつて決められる。こ
の場合、金属層とＳｉウエハとの界面がエネルギーデボ
ジシヨン ピーク（入射イオンが標的原子に与えるエネ
ルギーが最も大きくなる深さ）に等しくなるように決め
れば、最も効率よく金属Ｓｉウエハ中ヘノツクオン（反
跳）される。なお、ＳｉＯ２層２の厚さは、このエネル
ギーに対してイオンが阻止されるよう充分厚く決めなけ
ればならない。例えば、Ｓｉ＋イオンを打込む場合、Ｐ
ｔ層の厚さを３００人としたとき、打込みエネルギーが
１５０ＫｅＶのときＰｔ−Ｓｉ界面でのノツクオン作用
が最も大きくなる。この場合ＳｉＯ２層２が約５０００
ＡであれがＳｉ＋｛オンを充分阻止できる。Ｐｔシリサ
イドがＳｉ中に形成される過程を詳細に検討してみると
、まずＰｔ−Ｓｉ界面ではＰｔ原子が入射Ｓｉ＋イオン
によるノツクオン作用でえた運動エネルギー（反跳エネ
ルギー）をもつて直接Ｓｉウエハ側へ移動する第１の現
象と、さらに入射イオンによつて基板のＳｉ原子が変位
されることに起因して熱平衡時以上の空孔等の格子欠陥
が発生することによつてＰｔ原子がＳｉ基板中へ増速拡
散する第２の現象とが併存している。本発明はこの第２
の現象を等に効果的に利用することが特徴とするもので
ある。すなわち、Ｓｉウエハの温度を２００℃に保つて
イオン打込みをおこなつた場合、増速拡散がおこなわれ
ないもとでのＳｉ中のＰｔの拡散長はせいぜい約１４λ
程度であるが、例えばＳｉ＋｛オンを１×１０１２（７
ｆＬ′２Ｓｅｃ−１ （ビーム電流で０．１６？礪−２
）打込んだときには、Ｐｔ原子は空孔の発生を起因して
その拡散係数が１０３〜１０５倍となり、したがつて拡
散長はおよそ１００倍となる。したがつて、電極が形成
されるべき領域下のＳｉウエハにおいて充分な厚さのＰ
ｔシリサイド層５が形成される。
るＳｉウェハ１上にベース電極となるべき領域以外の領
域においてＳｉＯ２層２を約５０００Ａ形成される。次
に電極金属となるＰｔ層３を電子ビーム蒸着法によつて
約３００Ａ形成される。次に、このＳｉウェハを所定の
温度に保ち、全面に例えばＳｌｆイオン等のイオンを打
ちこむことによつてＰｔをＳｉウエハ中に浸入させる。
打ち込むイオンのエネルギーは、用いる電極金属３の種
類と膜厚がＳｉＯ２層２の厚さによつて決められる。こ
の場合、金属層とＳｉウエハとの界面がエネルギーデボ
ジシヨン ピーク（入射イオンが標的原子に与えるエネ
ルギーが最も大きくなる深さ）に等しくなるように決め
れば、最も効率よく金属Ｓｉウエハ中ヘノツクオン（反
跳）される。なお、ＳｉＯ２層２の厚さは、このエネル
ギーに対してイオンが阻止されるよう充分厚く決めなけ
ればならない。例えば、Ｓｉ＋イオンを打込む場合、Ｐ
ｔ層の厚さを３００人としたとき、打込みエネルギーが
１５０ＫｅＶのときＰｔ−Ｓｉ界面でのノツクオン作用
が最も大きくなる。この場合ＳｉＯ２層２が約５０００
ＡであれがＳｉ＋｛オンを充分阻止できる。Ｐｔシリサ
イドがＳｉ中に形成される過程を詳細に検討してみると
、まずＰｔ−Ｓｉ界面ではＰｔ原子が入射Ｓｉ＋イオン
によるノツクオン作用でえた運動エネルギー（反跳エネ
ルギー）をもつて直接Ｓｉウエハ側へ移動する第１の現
象と、さらに入射イオンによつて基板のＳｉ原子が変位
されることに起因して熱平衡時以上の空孔等の格子欠陥
が発生することによつてＰｔ原子がＳｉ基板中へ増速拡
散する第２の現象とが併存している。本発明はこの第２
の現象を等に効果的に利用することが特徴とするもので
ある。すなわち、Ｓｉウエハの温度を２００℃に保つて
イオン打込みをおこなつた場合、増速拡散がおこなわれ
ないもとでのＳｉ中のＰｔの拡散長はせいぜい約１４λ
程度であるが、例えばＳｉ＋｛オンを１×１０１２（７
ｆＬ′２Ｓｅｃ−１ （ビーム電流で０．１６？礪−２
）打込んだときには、Ｐｔ原子は空孔の発生を起因して
その拡散係数が１０３〜１０５倍となり、したがつて拡
散長はおよそ１００倍となる。したがつて、電極が形成
されるべき領域下のＳｉウエハにおいて充分な厚さのＰ
ｔシリサイド層５が形成される。
それと同時にＳｉとＳｉＯ，との界面にそつた横方向の
反応はほとんど進まず、したがつてせまい電極間隔の場
合であつても電極シヨートによる障害の発生を阻止する
ことができる。以上述べたごとく本発明による電極形成
法の特徴は、半導体装置を構成する半導体材料と電極金
属との焼結温度以下の温度に半導体基板を保つて電極が
形成されるという点に特徴をもつており、微細パターン
をもつ半導体装置の電極形成法としてすぐれた効果を発
揮するものである。
反応はほとんど進まず、したがつてせまい電極間隔の場
合であつても電極シヨートによる障害の発生を阻止する
ことができる。以上述べたごとく本発明による電極形成
法の特徴は、半導体装置を構成する半導体材料と電極金
属との焼結温度以下の温度に半導体基板を保つて電極が
形成されるという点に特徴をもつており、微細パターン
をもつ半導体装置の電極形成法としてすぐれた効果を発
揮するものである。
第１図は従来の方法を説明するための半導体装置の断面
図、第２図は本発明による方法を説明するための半導体
装置の断面図をあられす。 １・・・・・・Ｓｉウエハ、２・・・・・・ＳｉＯ２層
、３・・・・・・Ｐｔ層、４，５・・・・・・Ｐｔシリ
サイド。
図、第２図は本発明による方法を説明するための半導体
装置の断面図をあられす。 １・・・・・・Ｓｉウエハ、２・・・・・・ＳｉＯ２層
、３・・・・・・Ｐｔ層、４，５・・・・・・Ｐｔシリ
サイド。
Claims (1)
- １ シリコン半導体基板表面の酸化物皮膜が除去された
電極形成領域にシリコンと反応してシリサイドを形成す
る電極金属を被着し、半導体基板を電極金属との焼結温
度以下の温度に保ちつつ、当該半導体基板に高エネルギ
ーのイオンを打込み、シリコン基板に熱平衡以上の格子
欠陥を発生させることによつて、金属原子の半導体基板
中への拡散を、半導体基板表面とは垂直な方向にのみ増
速拡散をおこなわせることを特徴とした半導体装置の電
極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51160264A JPS5942972B2 (ja) | 1976-12-29 | 1976-12-29 | 反跳注入による電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51160264A JPS5942972B2 (ja) | 1976-12-29 | 1976-12-29 | 反跳注入による電極形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5384468A JPS5384468A (en) | 1978-07-25 |
| JPS5942972B2 true JPS5942972B2 (ja) | 1984-10-18 |
Family
ID=15711234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51160264A Expired JPS5942972B2 (ja) | 1976-12-29 | 1976-12-29 | 反跳注入による電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0147870B1 (ko) * | 1994-10-24 | 1998-11-02 | 문정환 | 반도체 소자의 콘택 전도층 형성방법 |
-
1976
- 1976-12-29 JP JP51160264A patent/JPS5942972B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5384468A (en) | 1978-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US7935618B2 (en) | Sputtering-less ultra-low energy ion implantation | |
| JPH01103825A (ja) | 薄膜形シリコン半導体装置およびその製造方法 | |
| JPS6063961A (ja) | 半導体装置の製造方法 | |
| JPS6338859B2 (ja) | ||
| JP2007502541A (ja) | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング | |
| US5482876A (en) | Field effect transistor without spacer mask edge defects | |
| JP2002016013A (ja) | 炭化珪素半導体装置の製造方法 | |
| US3660171A (en) | Method for producing semiconductor device utilizing ion implantation | |
| JPS5942972B2 (ja) | 反跳注入による電極形成法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS58182873A (ja) | 半導体装置の製造方法 | |
| JP4061413B2 (ja) | 半導体装置の製造方法 | |
| JP2994667B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6161544B2 (ja) | ||
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPH0396228A (ja) | イオン注入方法 | |
| JPS6030112B2 (ja) | トランジスタの製造方法 | |
| JPS5994415A (ja) | 半導体装置の製法 | |
| JPS5821423B2 (ja) | 半導体装置の処理方法 | |
| JPH0336312B2 (ja) | ||
| JPH02109337A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| JPH0582473A (ja) | 半導体装置の製造方法 |