Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5944825B2 - Signal sequence control method - Google Patents
[go: Go Back, main page]

JPS5944825B2 - Signal sequence control method - Google Patents

Signal sequence control method

Info

Publication number
JPS5944825B2
JPS5944825B2 JP52131282A JP13128277A JPS5944825B2 JP S5944825 B2 JPS5944825 B2 JP S5944825B2 JP 52131282 A JP52131282 A JP 52131282A JP 13128277 A JP13128277 A JP 13128277A JP S5944825 B2 JPS5944825 B2 JP S5944825B2
Authority
JP
Japan
Prior art keywords
code
signal
transmission
reception
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52131282A
Other languages
Japanese (ja)
Other versions
JPS5464906A (en
Inventor
光和 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP52131282A priority Critical patent/JPS5944825B2/en
Publication of JPS5464906A publication Critical patent/JPS5464906A/en
Publication of JPS5944825B2 publication Critical patent/JPS5944825B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 本発明はディジタル信号方式を採用した場合における、
接続制御の信号シーケンス制御方式に関するものである
[Detailed Description of the Invention] The present invention provides the following effects when a digital signal system is adopted.
This invention relates to a signal sequence control method for connection control.

互いに離れた2点間で通話又はデータ伝送を行うために
は、相互に起動、復旧、切断等の接続制御を行う必要が
ある。
In order to make a phone call or transmit data between two points that are far apart from each other, it is necessary to perform connection control such as mutual activation, restoration, and disconnection.

例えば加入者線の末端に集線装置としての親局無線機を
設置し、多数の子局無線機との間に限られた数の無線回
線を設置して加入者線を延長するマルチプルアクセス無
線電話万式の如き場合がこれに該当する。このような場
合の信号方式としては従来から種種の方式が用いられて
いるが、ディジタル信号方式を採用することもできる。
For example, multiple access wireless telephones can be used to extend the subscriber line by installing a master station radio as a line concentrator at the end of the subscriber line and installing a limited number of radio lines between it and a large number of slave station radios. This applies to cases such as equations. Various signal systems have been used in the past as signal systems in such cases, but digital signal systems can also be adopted.

ディジタル信号方式においては、各信号の意味する機能
が数ビットにディジタル化ざれ、その他の情報ビット、
ρリえば同期用ビットや局請拐リ符号等と共に相手局に
送出される。信号受信局では受信データの中から信号ビ
ットを抽出してこれを解読後、しかるべき内部処理を実
行して応答信号を返送する。以上のごとき信号シーケン
スにおいて、接続制御装置は制御の過程で該当する信号
(ファンクション・コード)を選択し、これをコード化
する作業を実行する。
In digital signaling, the function of each signal is digitized into several bits, and other information bits,
If ρ is received, it is sent to the other station along with synchronization bits, a station invitation code, etc. The signal receiving station extracts signal bits from the received data, decodes them, performs appropriate internal processing, and returns a response signal. In the signal sequence described above, the connection control device selects a corresponding signal (function code) in the process of control, and executes the task of encoding the signal.

本発明はこのような信号選択及び、コード化すなわちフ
ァンクション・コード(以下Fコードと略す)作成作業
と、該当する信号の送、、、、−)出段階における装置
内部の制御を、プログラzノグを工夫した接続甫1胸テ
ーブルとその制御回路とを用いて、能率よく正確に実行
しようとするものフ である。
The present invention performs such signal selection and coding, that is, function code (hereinafter abbreviated as F code) creation work, and control of the inside of the device at the output stage of the corresponding signal, by using a programmer. This is an attempt to carry out the process efficiently and accurately using a specially designed connection table and its control circuit.

以下、図面に基いて本発明を詳細に説明する。第1図は
本発明の信号シーケンス制御方式の一実施例における信
号フォーマットを示したものである。
Hereinafter, the present invention will be explained in detail based on the drawings. FIG. 1 shows a signal format in one embodiment of the signal sequence control method of the present invention.

同図において1は局識別コード、2はFコ5−ドをあら
れしている。第2図は本発明の信号シーケンス制御方式
の−実施例における接続制御テーブルのフォーマットを
示したものである。
In the figure, 1 represents the station identification code, and 2 represents the F code. FIG. 2 shows the format of a connection control table in an embodiment of the signal sequence control system of the present invention.

このテーブルはROM(ReadOnlyMemOry
).P−ROM(PrO一GramableReadO
nlyMemOry)又は賊(RandOmAcces
sMemOry)のいずれか又はこれらの組み合わせで
構成される。第2図において3は送信Fコード,4は受
信予測Fコード,5は信号シーケンス制御用ビツト及び
システム制御ビツト.6は60′2アドレス復帰制御ビ
ツトをそれぞれあられしでいる。送信Fコード3は自局
装置から起動されて信号シーケンスを開始する場合.又
は相手局装置から送出された信号に応答する場合に相手
側に送出される。受信予測Fコード4は送信Fコードを
送出した場合に受信することが予測されるものであつて
受信予測Fコード1〜受信予測FコードN(7)N個か
ら構成されている。信号シーケンス制御用ビツト及びシ
ステム制御ビツト5{』信号シーケンスの各段階におけ
る信号シーケンスの制御とシステムの制御に必要な情報
であり,信号シーケンス制御用ビツトは信号送出時間監
視.信号送出回数制御6応答信号受信監視及びその他の
アイテムについての制御情報を含み、システム制御ビツ
トは送信機オン・オフ制御.送話回路スイツチオン・オ
フ制御.信号送出回路スイツチオン・オフ制御及びその
他のアイテムについての制御情報を含んでいる。また6
0゛アドレス復帰制御ビツト6はシステムの初期状態を
記憶しているワードのアドレスに復啼するための条件を
あられしている。第3図は本発明の信号シーケンス制御
方式の−実施例における接続制御回路のプロツク図であ
つて.前述の接続制御テーブルとその周辺の制御回路を
示したものである。
This table is stored in ROM (ReadOnlyMemOry)
). P-ROM (PrO-GramableReadO
nlyMemOry) or RandOmAcces
sMemOry) or a combination thereof. In FIG. 2, 3 is a transmission F code, 4 is a reception prediction F code, and 5 is a signal sequence control bit and a system control bit. 6 indicates 60'2 address return control bits, respectively. Transmission F code 3 is activated by the own station device to start a signal sequence. Alternatively, it is sent to the other party when responding to a signal sent from the other party's device. The predicted reception F code 4 is predicted to be received when the transmission F code is sent out, and is composed of predicted reception F codes 1 to N (7)N predicted reception F codes. Signal sequence control bit and system control bit 5 {'' Information necessary for signal sequence control and system control at each stage of the signal sequence.The signal sequence control bit monitors the signal sending time. Contains control information for signal transmission frequency control 6 response signal reception monitoring and other items, and system control bits include transmitter on/off control. Transmission circuit switch on/off control. Contains control information for signaling circuit switch on/off controls and other items. Also 6
0'address restoration control bit 6 specifies the conditions for restoring the initial state of the system to the address of the word that is stored. FIG. 3 is a block diagram of a connection control circuit in an embodiment of the signal sequence control method of the present invention. This figure shows the aforementioned connection control table and its peripheral control circuits.

第3図において11−1,11−2,・・・・・・,1
1−N(』信号送出要求人力端子.12は0Rゲート.
13}′l!MASGC(MemOryAddress
SelectGateCcflt−ROller)及び
SPG(SetPulseGeneratOr).14
はANDゲート.15は信号受信処理℃K゛フラツグ.
16は受信Fコードレジスタ.17はマツチヤ.181
1選択ゲート1.19は受信予測Fコード選択ゲートコ
ントローラ.20はエンコーダ.21は選択ゲート2.
22はバツフアレジスタ. 23は接続制御テーブル
24ば0゛アドレス復帰判定回路,25−1,25−2
は受信人力端子.26−1,26−2は送信Fコード出
力端子である。第3図において接続制御テーブルにアク
セスする手段としては次の二つの場合がある。
In Figure 3, 11-1, 11-2, ......, 1
1-N('' signal transmission request manual terminal. 12 is 0R gate.
13}'l! MASGC(MemOryAddress
SelectGateCcflt-ROller) and SPG(SetPulseGeneratOr). 14
is an AND gate. 15 is a signal reception processing ℃K flag.
16 is a reception F code register. 17 is Matsushiya. 181
1 selection gate 1.19 is a reception prediction F code selection gate controller. 20 is an encoder. 21 is a selection gate 2.
22 is a buffer register. 23 is the connection control table
24 BA0゛Address return determination circuit, 25-1, 25-2
is the receiving terminal. 26-1 and 26-2 are transmission F code output terminals. In FIG. 3, there are the following two methods for accessing the connection control table.

まず端子11−1,・・・・・・,11−Nに発生した
自局装置内信号送出要求フアンクシヨン#1〜#Nをエ
ンコーダ20によつて符号化し.各フアンクシヨンに対
応したFコードが記憶されているデータのメモリアドレ
スに変換し.これをもって選択ゲート2,21を介して
接続制御テーブル23にアクセスする場合がある。また
相手局から送出され.自局の受信端を介じて受信Fコー
ドレジスタ16にセツトされているFコードと受信予測
Fコードとを.受信予測Fコード選択ゲートコントロー
ラ19の制御のもとに選択ゲート1,18とマツチヤ1
7とによつて照合し.一致論理がとれた受信Fコードを
そのま\メモリアドレスとしてMASGC及びSPGl
3の制御のもとに選択ゲート2,21を介して接続制御
テーブル23にアクセスする場合がある。この場合の一
致には受信信号に適当な変換を施してから受信予測Fコ
ードとの一致論理をとる場合も含まれる。バツフアレジ
スタ22は,選択ゲート2,21を介してアドレスされ
た接続制御テーブル23のデータを6MASGC及びS
PGl3から送出されるセツトパルスによつて一時蓄積
する。
First, the encoder 20 encodes the internal signal transmission request functions #1 to #N generated at the terminals 11-1, . . . , 11-N. The F code corresponding to each function is converted into the memory address of the stored data. With this, the connection control table 23 may be accessed via the selection gates 2 and 21. It is also sent from the other station. The F code set in the receive F code register 16 and the predicted received F code are transmitted through the receiving end of the local station. Under the control of the reception predicted F code selection gate controller 19, selection gates 1 and 18 and matcher 1
Verify by 7. The received F code with matching logic is sent as it is to MASGC and SPGl as a memory address.
The connection control table 23 may be accessed via the selection gates 2 and 21 under the control of the connection control table 23. In this case, matching includes applying a suitable conversion to the received signal and then performing matching logic with the received predicted F code. The buffer register 22 transfers the data of the connection control table 23 addressed via the selection gates 2 and 21 to 6MASGC and S
It is temporarily accumulated by the set pulse sent from PGl3.

送信Fコードに関じては.ある特定のパターン.例えば
オール゛O”のパターンの場合は送信要求がないことを
意味している。信号受信処理゛0K”フラツグ15は受
信端に受信Fコードがセツトされ,その制御信号のチエ
ツクを実行してもよいことを表示している。
Regarding the sending F code. A certain pattern. For example, in the case of an all "O" pattern, it means that there is no transmission request.The signal reception processing "0K" flag 15 indicates that the reception F code is set at the receiving end and the control signal check is executed. It shows good things.

このフラツグ15と.受信予測Fコード選択ゲートコン
トローラ19によつて規定されるチエツクタイミングと
によつて.受信Fコードを自局装置のタイミング系に同
期化するための非同期接続が円滑に実行される。これは
データ受信回路と接続制御回路とのクロツクが異なる場
合に有効である。受信予測Fコード選択ゲートコントロ
ーラ191:.一定の周期で選択ゲート1,18を制御
して受信Fコードのチエツクを行う。たマしそのチエツ
ク結果が受け入れられるのは.信号受信処理゛0K”フ
ラツグ15がセツトされているときに限られる。MAS
GC及びSPGl3は信号送出要求とマツチヤ出力とを
一定のタイミングで走査して選択ゲート2,21のゲー
ト制御信号S1と.バツフアレジスタ22のセツト信号
S2を発生する。
With this flag 15. According to the check timing defined by the reception predicted F code selection gate controller 19. The asynchronous connection for synchronizing the received F code with the timing system of the own station device is smoothly executed. This is effective when the data receiving circuit and the connection control circuit have different clocks. Reception predicted F code selection gate controller 191:. The selection gates 1 and 18 are controlled at regular intervals to check the received F code. However, the result of the check will be accepted. Only when signal reception processing “0K” flag 15 is set. MAS
The GC and SPG13 scan the signal sending request and the matcher output at a constant timing and output the gate control signals S1 and . A set signal S2 for the buffer register 22 is generated.

601アドレス復帰判定回路24は.システムの動作状
態が.″0”アドレス復帰制御ビツトに示されている各
信号シーケンスごとの初期状態への復帰条件に該当する
か否かを監視し.もしも該当する場合は. 60”゜ア
ドレス復帰指令S3をMASGC及びSPGl3へ送出
する。
601 address return determination circuit 24. The operating status of the system. It monitors whether the conditions for returning to the initial state are met for each signal sequence indicated by the "0" address return control bit. If applicable. 60”° Address return command S3 is sent to MASGC and SPGl3.

第4図および第5図は本発明の信号シーケンス制御方式
の一実施例における接続制御テーブルプログラム方式お
よび制御信号シーケンスをそれぞれ示したものである。
FIGS. 4 and 5 respectively show a connection control table program method and a control signal sequence in an embodiment of the signal sequence control method of the present invention.

以下第4図および第5図に基いて.接続制御テーブルの
プログラムの方法と信号シーケンスの制御方式について
説明する。第4図において31,33はそれぞれ装置A
,装置B,の接続Fbl脚テーブル.32,34はそれ
ぞれ装置A,装置Bのバツフアレジスタである。接続制
御テーブル31,33には.それぞれ左から順に送信F
コード.受信予測Fコード1.受信予測Fコード2およ
びその他の匍脚ビツト(信号シーケンス制御用ビツト等
)が記瞳されている。バツフアレジスタ328よぴ34
には初期状態においてこれに対応する受信予測Fコード
とシステム制御情報がセツトされている。いま.装置A
においてフアンクシヨン#1なる信号送出要求が発生す
ると.これは符号列aに変換され.この符号列aをアド
レスとする接続制御テーブル31の内容である送信Fコ
ードA(符号列p)が読み出されバツフアレジスタ32
にセツトされる。
Based on Figures 4 and 5 below. The connection control table programming method and signal sequence control method will be explained. In Fig. 4, 31 and 33 are respectively device A.
, device B, connection Fbl leg table. 32 and 34 are buffer registers of device A and device B, respectively. In the connection control tables 31 and 33. Send each from the left F
code. Predicted reception F code 1. The predicted reception F code 2 and other bits (signal sequence control bits, etc.) are recorded. Buffer register 328 Yopi 34
In the initial state, the corresponding received predicted F code and system control information are set. now. Device A
When a signal transmission request for function #1 occurs in . This is converted to a code string a. The transmission F code A (code string p), which is the content of the connection control table 31 with this code string a as an address, is read out and sent to the buffer register 32.
is set to

すなわちフアンクシヨン#1はFコードAに変換されて
装置Bに送出される。このときバツフアレジスタ32に
はFコ一1′Aに対する応答である受信予測FコードB
(符号列q)が同時にセツトされている。装置Bにおい
ては,バツフアレジスタ34に予め受信予測FコードA
がセツトされているので.これと装置Aη)ら送られた
送信Fコ一1′Aとの一致検出がなされ.一致すると符
号列pをそのま\メモリアドレスとする接続制御テーブ
ル33の内容である送信FコードB(符号列q)がバツ
フアレジスタ34にセツトされ応答信号として装置Aに
送出される。
That is, function #1 is converted to F code A and sent to device B. At this time, the buffer register 32 stores the received predicted F code B which is a response to the F code 1'A.
(code string q) is set at the same time. In device B, the received predicted F code A is stored in the buffer register 34 in advance.
is set. A match is detected between this and the transmitting F unit 1'A sent from the device Aη). If they match, the transmission F code B (code string q), which is the content of the connection control table 33 that uses the code string p as its memory address, is set in the buffer register 34 and sent to the device A as a response signal.

装置Aでは.装置Bから送られたFコードBと.バツフ
アレジスタ32にセツトされている受信予測FコードB
との一致検出を行い.一致出力である符号列qをそのま
\メモリアドレスとして接続制御テーブル31の内容を
バツフアレジスタ32にセツトする。
In device A. F code B sent from device B. Reception prediction F code B set in buffer register 32
Detects a match. The contents of the connection control table 31 are set in the buffer register 32 by using the code string q which is the matching output as a memory address.

この場合送信Fコードが特定のパターン(例えばオール
00゛)であるので信号送出は行われず.装置Bからの
予測される制御信号である受信予測FコードDおよび受
信予測FコードHがセツトされて.これらの信号に対し
て待受状態となる。次に装置Bにおいてフアンクシヨン
#2なる信号送出要求が発生すると.同様に符号化され
メモリアドレスbが変換されて接続制御テーブル33の
ワ一1′bの内容がバツフアレジスタ34にセツトされ
.ワードbの内容である送信FコードD(符号列s)は
装置Aに送出される。
In this case, since the transmitted F code is a specific pattern (for example, all 00゛), no signal is sent. A received predicted F code D and a received predicted F code H, which are predicted control signals from device B, are set. It enters a standby state in response to these signals. Next, when a signal transmission request for function #2 occurs in device B. Similarly, the encoded memory address b is converted and the contents of word 1'b of the connection control table 33 are set in the buffer register 34. The transmission F code D (code string s), which is the content of word b, is sent to device A.

装置Aではバツフアレジスタ32の内容との−致検出に
よりFコードDを検出すると.このFコードDの符号列
sをそのま\メモリアドレスとしてワードsの内容をバ
ツフアレジスタ32にセツトし.応答信号としてFコー
ドE(符号列t)を装置Bに送出する。
When device A detects F code D by detecting a match with the contents of buffer register 32, . The code string s of this F code D is used as a memory address, and the contents of word s are set in the buffer register 32. The F code E (code string t) is sent to device B as a response signal.

装置BではFコードEを検出するとこのFコードEの符
号列tをそのま\メモリアドレスとしてワードtの内容
をバツフアレジスタ34にセツトしてFコードF(符号
列u)の待受状態となる。
When device B detects F code E, it sets the code string t of this F code E as a memory address, sets the contents of word t in the buffer register 34, and enters the standby state for F code F (code string u). Become.

次に装置Aにおいて信号送出要求フアンクシヨン#3が
発生すると.これは符号列cに変換されワードcの内容
がバツフアレジスタ32にセツトされ.送信FコードF
(符号列u)が装置Bに対して送出される。装置Bでは
前述のごとくFコードFの待受状態にあるので.Fコー
ドFを検出するとその符号列uをそのま\メモリアドレ
スとしてワ一F′uの内容をバツフアレジスタ34にセ
ツトし.応答信号FコードG(符号列v)を送出する。
Next, when signal transmission request function #3 occurs in device A. This is converted into a code string c, and the contents of word c are set in the buffer register 32. Transmission F code F
(code string u) is sent to device B. As mentioned above, device B is in standby mode with F code F. When the F code F is detected, the code string u is used as a memory address and the contents of the code F'u are set in the buffer register 34. A response signal F code G (code string v) is sent.

装置AではFコードGの待受状態にあるので.Fコード
Gの検出と同時に符号列vをそのま\メモリアドレスと
してワードvの内容をバツフアレジスタ32にセツトす
る。
Since device A is in standby mode with F code G. At the same time as the F code G is detected, the contents of the word v are set in the buffer register 32 using the code string v as it is as a \memory address.

そのメモリアドレスの受信予測Fコード1.受信予測F
コード2にFコードを意味しない特定パターン(列えば
オール“0゛)が記憶されている場合には.信号の待受
を実行しないで装置内部処理を遂行するにとどまる。す
なわち.接続制御の過程で相手方にFコードを送出する
必要がない段階.または相手方からのFコードを待受け
る必要がない段階では.接続制御テーブルの該当アドレ
スの送信Fコードまたは受信予測Fコードを記憶する領
域に予めFコードを意味しない特定パターン(例えばオ
ール60′)を書き込んでおけばよい。以上の説明から
明らかなように.本発明の信号シーケンス制御方式にお
いては.送出Fコードが直接.相手方の応答信号が記憶
されているメモリアドレスを指定し.しかも受信側では
受信予測Fコード以外の信号は受けつけないようになつ
ているので,符号誤り等が自動的にチエツクでき.符号
誤りから信号シーケンスが予想外の方向へ進行するよう
な事態を未然に防止することができ.また応答信号送出
を極めて容易にかつ迅速に行いうる利点を有するもので
ある。
Predicted reception F code for that memory address 1. Reception prediction F
If code 2 stores a specific pattern that does not mean an F code (all 0's in a row), the device only performs internal processing without waiting for a signal. In other words, the process of connection control. At a stage where there is no need to send an F code to the other party, or at a stage where there is no need to wait for an F code from the other party, the F code is stored in advance in the area for storing the transmission F code or predicted reception F code of the corresponding address in the connection control table. All you have to do is write a specific pattern that does not mean a code (for example, all 60').As is clear from the above explanation, in the signal sequence control method of the present invention, the sending F code is directly transmitted, and the response signal of the other party is stored. Furthermore, since the receiving side does not accept signals other than the predicted received F code, it is possible to automatically check for code errors, etc. If the signal sequence is in an unexpected direction due to a code error, This has the advantage that it is possible to prevent a situation from progressing to the above state, and that the response signal can be sent extremely easily and quickly.

本発明はマルチプルアクセス無線電話方式等において特
に有用なものであるが.これ以外に一般にデイジタル信
号方式を採用した場合における接続制御の信号シーケン
ス制御において利用することが可能である。
The present invention is particularly useful in multiple access wireless telephone systems. In addition to this, it can also be used in signal sequence control for connection control when a digital signal system is generally adopted.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図はそれぞれ本発明の信号シーケンス
制御方式の一実施列における信号フオーマツトおよび接
続制御テーブルのフオーマットを示す説明図.第3図は
本発明の信号シーケンス制御方式の一実施例における接
続制御回路の構成を示すプロツク図.第4図および第5
図はそれぞれ本発明の信号シーケンス制御方式の一実施
列における接続制御テーブルプログラム方式および制御
信号シーケンスを示す説明図である。 1・・・・・・局識別コード. 2・・・・・・Fコー
ド.3・・・・・・送信Fコード.4・・・・・・受信
Fコード. 5・・・・・・信号シーケンス制御用ビツ
ト及びシステム制御ビツト.6・・・・・・601アド
レス復帰制御ビツト.11−1,11−2,・・・・・
・,11−N・・・・・・信号送出要求人力端子.12
・・・・・・0Rゲート.13・・・・・・MASGC
及びSPG6l4・・・・・・ANDゲート.15・・
・・・・信号受信処理60K”フラグ.16・・・・・
・受信Fコードレジスタ.17・・・・・・マツチヤ.
18・・・・・・選択ゲート1,19・・・・・・受信
予測Fコード選択ゲートコントローラ. 20・・・・
・・エンコーダ. 21・・・・・・選択ゲート2,2
2・・・・・・バツフアレジスタ.23・・・・・・接
続制御テーブル,24・・・・・・001アドレス復帰
判定回路. 25−1,25−2・・・・・・受信人力
端子.26−1,26−2・・・・・・送信Fコード出
力端子.31,33・・・・・・接続制御テーブル,3
2,34・・・・・・バッフアレジスタ。
FIG. 1 and FIG. 2 are explanatory diagrams showing a signal format and a connection control table format, respectively, in one embodiment of the signal sequence control method of the present invention. FIG. 3 is a block diagram showing the configuration of a connection control circuit in an embodiment of the signal sequence control method of the present invention. Figures 4 and 5
The figures are explanatory diagrams showing a connection control table programming method and a control signal sequence in one embodiment of the signal sequence control method of the present invention, respectively. 1... Station identification code. 2...F code. 3...Transmission F code. 4... Reception F code. 5...Signal sequence control bit and system control bit. 6...601 Address return control bit. 11-1, 11-2,...
・,11-N・・・・Signal sending request manual terminal. 12
...0R gate. 13...MASGC
and SPG6l4...AND gate. 15...
...Signal reception processing 60K" flag.16...
・Receive F code register. 17...Matsutiya.
18... Selection gate 1, 19... Reception prediction F code selection gate controller. 20...
...Encoder. 21... Selection gate 2, 2
2... Buffer register. 23...Connection control table, 24...001 Address return determination circuit. 25-1, 25-2...Receiver terminal. 26-1, 26-2...Transmission F code output terminal. 31, 33...Connection control table, 3
2, 34...Buffer register.

Claims (1)

【特許請求の範囲】 1 相手側に送信しようとする情報をあらわす送信Fコ
ードと該送信Fコードを送信したとき相手側から受信す
ることが予測される受信予測Fコードと自局信号シーケ
ンスおよびシステムの制御用ビットとを含むデータをそ
のアドレスに対応して記憶している接続制御テーブルと
、該接続制御テーブルから読み出されたデータを一時的
に記憶しその段階で必要とする送信、受信予測および制
御の情報を供給するバッファメモリとをそれぞれの局に
具え、受信した相手側の送信Fコードがバッファメモリ
に記憶されている受信予測Fコードと一致したとき該受
信予測Fコードが前記接続制御テーブルに記憶されてい
る前記相手側の送信Fコードに対する自局の応答信号を
あらわす送信Fコードを含む他のデータを直接アドレス
して前記バッファメモリの内容を書きかえることを特徴
とする信号シーケンス制御方式。 2 前記送信Fコード又は受信予測Fコードが特定パタ
ーンの信号であるときは、その段階では信号の送信又は
相手側信号の受信を実行しないことを特徴とする特許請
求の範囲第1項記載の信号シーケンス制御方式。
[Claims] 1. A transmission F code representing information to be transmitted to the other party, a reception predicted F code that is expected to be received from the other party when the transmission F code is transmitted, a local station signal sequence, and a system. A connection control table that stores data including control bits corresponding to the addresses, and a transmission and reception prediction that temporarily stores data read from the connection control table and that is necessary at that stage. and a buffer memory for supplying control information, and when the received transmission F code of the other party matches the reception prediction F code stored in the buffer memory, the reception prediction F code is used to control the connection. Signal sequence control characterized in that the contents of the buffer memory are rewritten by directly addressing other data including a transmission F code representing a response signal of the own station to the transmission F code of the other party stored in a table. method. 2. The signal according to claim 1, characterized in that when the transmission F code or the predicted reception F code is a signal of a specific pattern, the signal transmission or reception of the other party's signal is not executed at that stage. Sequence control method.
JP52131282A 1977-11-01 1977-11-01 Signal sequence control method Expired JPS5944825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52131282A JPS5944825B2 (en) 1977-11-01 1977-11-01 Signal sequence control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52131282A JPS5944825B2 (en) 1977-11-01 1977-11-01 Signal sequence control method

Publications (2)

Publication Number Publication Date
JPS5464906A JPS5464906A (en) 1979-05-25
JPS5944825B2 true JPS5944825B2 (en) 1984-11-01

Family

ID=15054293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52131282A Expired JPS5944825B2 (en) 1977-11-01 1977-11-01 Signal sequence control method

Country Status (1)

Country Link
JP (1) JPS5944825B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123243A (en) * 1984-11-19 1986-06-11 Fujitsu Ltd Data transfer system

Also Published As

Publication number Publication date
JPS5464906A (en) 1979-05-25

Similar Documents

Publication Publication Date Title
US4114139A (en) Security controlled information exchange system
US5237570A (en) Prioritized data transfer method and apparatus for a radiotelephone peripheral
US5297142A (en) Data transfer method and apparatus for communication between a peripheral and a master
US4352955A (en) Control signal transmission system for use in a mobile radio communication system
US4872003A (en) Serial interface system flexibly applicable to a one-to-plurality connection
CA1313398C (en) Radio communication system
US6002999A (en) Interface apparatus and method between a selector and a plurality of vocoders in a mobile communication system
US5802158A (en) Method and apparatus for providing an alarm call to a remotely located user using a DISA line in a private exchange
US3883693A (en) Digital communication system
US3400375A (en) Universal code synchronous transmitter-receiver device
JPS5944825B2 (en) Signal sequence control method
JPH02262747A (en) Data communication system
KR960010864B1 (en) Telecommunication line matching apparatus and method
JPH0380384B2 (en)
KR910002623B1 (en) Method of transmitting complex frequency during trunk line call in private exchange using key phone
KR100228318B1 (en) Integrated circuit for multiple pulse code modulated data
JP2501450B2 (en) Gateway
JPH03240331A (en) Position registration system
JP2901327B2 (en) Terminal device and communication method using subaddress
JPH0234518B2 (en)
JP2654024B2 (en) Digital key telephone equipment
KR850000624B1 (en) Trunk Line Control Method in Kitalephone System
JPH0630506B2 (en) Serial communication device
JP4178628B2 (en) Cordless phone cordless handset and cordless phone system
KR0168907B1 (en) Apparatus and method of control of system access between wireless paging data transmission earth station system and network managing system