JPS5949722B2 - active load circuit - Google Patents
active load circuitInfo
- Publication number
- JPS5949722B2 JPS5949722B2 JP2871876A JP2871876A JPS5949722B2 JP S5949722 B2 JPS5949722 B2 JP S5949722B2 JP 2871876 A JP2871876 A JP 2871876A JP 2871876 A JP2871876 A JP 2871876A JP S5949722 B2 JPS5949722 B2 JP S5949722B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- transistor
- amplifier
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は、整合負荷抵抗を必要とする信号源(例えばM
M型ピックアップカートリッジ)を入力とする増幅回路
において、整合負荷抵抗から発生するノイズを低減する
ことを目的とする能動負荷回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is useful for signal sources requiring matched load resistances (e.g. M
The present invention relates to an active load circuit whose purpose is to reduce noise generated from a matched load resistor in an amplifier circuit that inputs an M-type pickup cartridge.
第1図に従来より使用されているMM型ピックアップカ
ートリッジ用RIAAイコライザ増幅器を示す。FIG. 1 shows a conventionally used RIAA equalizer amplifier for MM type pickup cartridges.
第1図において、1はインダクタンス2および抵抗3の
成分を含むMM型ピックアップカートリッジ、4はカー
トリッジ1の出力端子(イコライザ増幅器の入力端子)
、5は整合負荷抵抗、6は増幅器、7,8は逆RIAA
特性を持つ帰還回路、9はイコライザ増幅器の出力端子
である。In Fig. 1, 1 is an MM type pickup cartridge including components of inductance 2 and resistance 3, and 4 is an output terminal of cartridge 1 (input terminal of an equalizer amplifier).
, 5 is a matching load resistor, 6 is an amplifier, 7 and 8 are inverse RIAA
A feedback circuit with characteristics, 9 is an output terminal of an equalizer amplifier.
そして通常のMM型ピックアップカートリッジの場合に
は、インダクタンス成分2は500mH程度、抵抗成分
3はIKΩ程度、整合負荷抵抗5は47にΩ程度である
。In the case of a normal MM type pickup cartridge, the inductance component 2 is about 500 mH, the resistance component 3 is about IKΩ, and the matching load resistance 5 is about 47Ω.
第1図の回路において、増幅器6、帰還回路7.8から
発生するノイズを除いたノイズについて注目すると、カ
ートリッジ1を装着した状態では、低域ノイズはほとん
ど抵抗成分3から発生するノイズのみであるが、高域に
なるにしたがって、整合負荷抵抗5から発生するノイズ
の寄与率が大きくなり、1QKHz付近では大部分が整
合負荷抵抗5から発生するノイズになる。In the circuit shown in Fig. 1, if we pay attention to the noise excluding the noise generated from the amplifier 6 and the feedback circuit 7.8, when the cartridge 1 is installed, the low-frequency noise is almost only the noise generated from the resistor component 3. However, as the frequency becomes higher, the contribution rate of the noise generated from the matched load resistor 5 increases, and around 1QKHz, most of the noise is generated from the matched load resistor 5.
また、カートリッジ1を外した場合のノイズは、整合負
荷抵抗5から発生するノイズそのものになる。Further, the noise generated when the cartridge 1 is removed is the noise itself generated from the matching load resistor 5.
ところで、この整合負荷抵抗5の値は、通常MM型カー
トリッジ側で指定しており、この負荷抵抗5の値を変え
ると周波数特性が変わるため、これを除去したり、その
値を大幅に変えることは許されない。By the way, the value of this matching load resistor 5 is usually specified on the MM type cartridge side, and changing the value of this load resistor 5 changes the frequency characteristics, so it is not possible to remove it or change its value significantly. is not allowed.
しかし、この整合負荷抵抗5を接続した状態ではカート
リッジ1の装着状態での高域ノイズおよび入力開放時の
ノイズは、この整合負荷抵抗5で決まってしまうため、
増幅器側でいくらノイズの発生を抑えても、全体のノイ
ズはそれ以下にならないという問題があった。However, when the matched load resistor 5 is connected, the high-frequency noise when the cartridge 1 is installed and the noise when the input is open are determined by the matched load resistor 5.
The problem is that no matter how much noise is suppressed on the amplifier side, the overall noise cannot be reduced below that level.
本発明は、このような問題を解決する能動負荷回路を提
供するものである。The present invention provides an active load circuit that solves these problems.
以下、本発明の実施例について第2図〜第16図ととも
に説明する。Embodiments of the present invention will be described below with reference to FIGS. 2 to 16.
第2図は本発明の詳細な説明するための回路図であり、
第3図〜第15図は具体的な実施例の回路図である。FIG. 2 is a circuit diagram for explaining the present invention in detail,
3 to 15 are circuit diagrams of specific embodiments.
第2図〜第15図において、1〜9はそれぞれ第1図の
同番号のものに対応しており、10は端子11,12,
13を持つ電流変換手段、14は変換された負荷抵抗、
15は正側電源、16はトランジスタ、17はトランジ
スタ、18はダイオード、19.20は抵抗、21はト
ランジスタ、22〜30は並列接続されたトランジスタ
、31.32はトランジスタ、33.34は結合コンデ
ンサ、35.36は直流電流源、37は負側電源、38
は結合コンデンサ、39は直流電流源、40はFET、
41〜49は並列接続されたFET、50,51はFE
Tである。In FIGS. 2 to 15, 1 to 9 correspond to the same numbers in FIG. 1, and 10 corresponds to the terminals 11, 12,
13 is a current conversion means, 14 is a converted load resistance,
15 is a positive side power supply, 16 is a transistor, 17 is a transistor, 18 is a diode, 19.20 is a resistor, 21 is a transistor, 22 to 30 are transistors connected in parallel, 31.32 is a transistor, 33.34 is a coupling capacitor , 35.36 is a DC current source, 37 is a negative side power supply, 38
is a coupling capacitor, 39 is a DC current source, 40 is a FET,
41 to 49 are FETs connected in parallel, 50 and 51 are FEs
It is T.
まず本発明の原理について第2図とともに説明する。First, the principle of the present invention will be explained with reference to FIG.
第2図においと、電流変換手段10は、端子11の電圧
と端子12の電圧は互に追従関係になっており (すな
わち、端子11から端子12への交流電圧ゲイン、およ
び端子12から端子11への交流電圧ゲインは1となっ
ており、)端子12の電流は端子11と端子13とに分
流され、端子11から端子12への電流ゲインはl/n
となり、端子12から端子11への電流ゲインはn倍と
なっているような回路又は素子である。In FIG. 2, the current conversion means 10 has a voltage at the terminal 11 and a voltage at the terminal 12 that follow each other (that is, an AC voltage gain from the terminal 11 to the terminal 12, and an AC voltage gain from the terminal 12 to the terminal 11). The AC voltage gain from terminal 12 is divided into terminal 11 and terminal 13, and the current gain from terminal 11 to terminal 12 is l/n.
This is a circuit or element in which the current gain from terminal 12 to terminal 11 is n times.
また抵抗14の値は、第1図の整合負荷抵抗5の値をR
Lとすると、1/nRLとなっている。Also, the value of the resistor 14 is R
When it is L, it is 1/nRL.
いま端子11にVの信号が加わった時、端子12にはV
の電圧が現れ、端子12の電流は■/RL。Now, when a V signal is applied to terminal 11, V is applied to terminal 12.
A voltage appears, and the current at terminal 12 is /RL.
となる。becomes.
この時端子11の電流は端子12の電流の1/nである
から、v/RLとなる。At this time, since the current at the terminal 11 is 1/n of the current at the terminal 12, it becomes v/RL.
したがって端子4から端子11をのぞき込んだ抵抗値は
RLとなって第1図の場合と等しい。Therefore, the resistance value when looking into terminal 11 from terminal 4 is RL, which is equal to that in the case of FIG.
つぎに抵抗14から発生するノイズ電圧をV。Next, the noise voltage generated from the resistor 14 is V.
とすると、V n ” !■「 となる。Then, V n "!■" becomes.
(但しkはボルツマン定数、Tは絶対温度、Δfはノ
イズ帯域幅である。(However, k is the Boltzmann constant, T is the absolute temperature, and Δf is the noise bandwidth.
)端子12から端子11への電圧利得は1であるから、
増幅器6の入力インピーダンスを十分高いものとすると
、カートリッジ1を開放にした場合に、端子4に現れる
ノイズ電圧Sn2はVn2 =Vn= Wとなる。) Since the voltage gain from terminal 12 to terminal 11 is 1,
Assuming that the input impedance of the amplifier 6 is sufficiently high, the noise voltage Sn2 appearing at the terminal 4 when the cartridge 1 is opened is Vn2 =Vn=W.
こ;の値は、第1図の抵抗5から発生するノイズ電圧■
n1= 仏四〒AfRt に対してJに減少する。The value of this is the noise voltage generated from resistor 5 in Figure 1.
n1 = Buddha 4 〒AfRt decreases to J.
このように、第1図に示す負荷抵抗5の代りに、第2図
に示す、電流変換手段10と変換され゛た負荷抵抗14
で構成される能動負荷回路を用いることにより、実効的
な負荷抵抗値については整合負荷抵抗5と同等であり、
ノイズ電圧については整合負荷抵抗5の、寿にすること
ができる。In this way, instead of the load resistor 5 shown in FIG. 1, the current converting means 10 and the converted load resistor 14 shown in FIG.
By using an active load circuit composed of, the effective load resistance value is equivalent to the matched load resistance 5,
As for the noise voltage, the lifetime of the matching load resistor 5 can be reduced.
第3図は電流変換手段として、トランジスタ16を用い
たものであり、本発明の電流変換手段の動作原理をより
わかりやすく説明するためのものである。FIG. 3 uses a transistor 16 as the current conversion means, and is intended to explain the operating principle of the current conversion means of the present invention more clearly.
第3図の場合、トランジスター6のhFEに対し、抵抗
14の値はRL/hFEとすれば良い。In the case of FIG. 3, the value of the resistor 14 may be RL/hFE with respect to hFE of the transistor 6.
この場合、能動負荷回路のノイズ電圧は負荷抵抗5工 の4− となる。In this case, the noise voltage of the active load circuit is 4- becomes.
第3図では電流変換手段としてトランジスタを用いてい
るが、通常トランジスタのhFEは大きくばらつくし、
また温度によって変化するものであるため、通常のトラ
ンジスタの代りに、hFEの一定なトランジスタを用い
ることは有効である。In Figure 3, a transistor is used as the current conversion means, but normally the hFE of the transistor varies widely,
Furthermore, since the voltage changes depending on the temperature, it is effective to use a constant hFE transistor instead of a normal transistor.
第4図は、電流変換手段として、トランジスタ ′17
、ダイオード18および抵抗19,20で構成した電流
増幅器を用いたものである。Figure 4 shows a transistor '17 as a current conversion means.
, a current amplifier composed of a diode 18 and resistors 19 and 20.
第4図の電流増幅器の場合、電流ゲインはほぼ抵抗19
゜20の比で近似できるため、第3図の場合に比べて電
流増幅率のばらつきおよび温度変化が少く、したがって
能動負荷回路としての実効抵抗値のばらつきおよび温度
変化が少くできる。In the case of the current amplifier shown in Figure 4, the current gain is approximately 19
Since it can be approximated by a ratio of .degree. 20, the variation in current amplification factor and temperature change are smaller than in the case of FIG. 3, and therefore the variation in effective resistance value as an active load circuit and temperature change can be reduced.
さらに、トランジスタ17のベース回路は、ダイオード
18および抵抗19,20の直列回路でシャントされて
いるため、ベース電流に起因するショック雑音が、第3
図の場合に比べて小さくできるなどの特徴がある。Furthermore, since the base circuit of the transistor 17 is shunted by a series circuit of a diode 18 and resistors 19 and 20, the shock noise caused by the base current is
It has the advantage of being smaller than the case shown in the figure.
第5図は、電流変換手段として、ベースとコレフタが接
続された(ダイオード接続された)トランジスタ21と
、互に並列接続された9個のトランジスタ群22〜30
とで構成した電流分流回路を用いたものである。FIG. 5 shows a transistor 21 whose base and core are connected (diode-connected) and nine transistor groups 22 to 30 connected in parallel as current conversion means.
This uses a current shunt circuit configured with.
そして抵抗14の値は1/10RLとなっている。The value of the resistor 14 is 1/10RL.
第5図の電流分流回路では、抵抗14の電流は各トラン
ジスタ21〜30に正確に1710ずつ分流されるため
、電流変換手段としての電流ゲインnは正確に10とな
り、ばらつきや温度による変化はない。In the current shunting circuit shown in FIG. 5, the current of the resistor 14 is shunted to each transistor 21 to 30 by exactly 1710, so the current gain n as a current conversion means is exactly 10, and there is no variation or change due to temperature. .
したがって能動負荷回路としての実効抵抗値のばらつき
や温度による変化はなくなる。Therefore, variations in effective resistance value as an active load circuit and changes due to temperature are eliminated.
また、トランジスタ22〜30のベース回路はダイオー
ド接続されたトランジスタ21で(抵抗を介さずに)直
接シャントされているため、トランジスタ22〜30の
ベース電流に起因するショット雑音は、第4図の場合よ
りもさらに小さくなっている。Furthermore, since the base circuits of the transistors 22 to 30 are directly shunted by the diode-connected transistor 21 (without using a resistor), the shot noise caused by the base current of the transistors 22 to 30 is It's even smaller than that.
なお、第5図の場合、能動負荷回路から発生するノイズ
電圧は整合負荷抵抗ユ
5からのノイズ電圧のqとなる。In the case of FIG. 5, the noise voltage generated from the active load circuit is q of the noise voltage from the matching load resistor unit 5.
第6図は、第5図のトランジスタ22〜30のベースを
、増幅器6の帰還入力端子に接続したものである。In FIG. 6, the bases of transistors 22 to 30 in FIG. 5 are connected to the feedback input terminal of an amplifier 6. In FIG.
第6図において、増幅器6のゲインが十分大きい場合、
帰還入力端子の電圧は端子4の電圧に追従するため、第
5図の場合と同様な動作をする。In FIG. 6, when the gain of amplifier 6 is sufficiently large,
Since the voltage at the feedback input terminal follows the voltage at terminal 4, the operation is similar to that shown in FIG.
しかし、第6図の場合は、第5図の場合と比べて、トラ
ンジスタ22〜300ベース電流が端子4の方に流れな
い分だけ誤差が少くなり、有利である。However, the case of FIG. 6 is advantageous compared to the case of FIG. 5 because the error is reduced because the base currents of the transistors 22 to 300 do not flow toward the terminal 4.
第7図は、さらにトランジスタ21のベースも増幅器6
の帰還入力端子に接続したもので、動作は第5図、第6
図の場合と同様である。In FIG. 7, the base of the transistor 21 is also connected to the amplifier 6.
The operation is as shown in Figures 5 and 6.
This is the same as the case shown in the figure.
増幅器6のゲインが十分でない場合は、端子4と増幅器
6の帰還入力端子との間の誤差電圧が大きくなるが、そ
のような場合には、分流誤差の点で第6図より第7図の
方が有利になる。If the gain of the amplifier 6 is not sufficient, the error voltage between the terminal 4 and the feedback input terminal of the amplifier 6 will increase. will be more advantageous.
第5図〜第7図の場合は、電流変換手段として1個のト
ランジスタと、並列接続された9個のトランジスタ22
〜30とを用いているが、この9個の並列接続トランジ
スタ22〜30の代りに、ベース・エミッタ接合面種が
トランジスタ21のベース・エミッタ接合面種の9倍の
トランジスタ1個を使用しても同様の効果が得られる。In the case of FIGS. 5 to 7, one transistor and nine transistors 22 connected in parallel are used as the current conversion means.
30, but instead of these nine parallel connected transistors 22 to 30, one transistor whose base-emitter junction surface type is 9 times that of transistor 21 is used. A similar effect can be obtained.
第8図は、電流変換手段として、ベースとコレクタが接
続されたトランジスタ31と、トランジスタ32とを用
い、トランジスタ31.32のベースは端子4に接続し
、エミッタは、結合コンデンサ33.34を介して変換
された負荷抵抗14に接続し、トランジスタ31のエミ
ッタ電流は直流電流源35から供給し、トランジスタ3
2のエミッタ電流は直流電流源36から供給し、直流電
流源35と36の電流比を1:9に設定することにより
、抵抗14の電流を1/10に変換して端子4に供給す
るようにしたものである。In FIG. 8, a transistor 31 and a transistor 32 whose bases and collectors are connected are used as current conversion means, and the bases of the transistors 31 and 32 are connected to the terminal 4, and the emitters are connected through coupling capacitors 33 and 34. The emitter current of the transistor 31 is supplied from a DC current source 35, and the emitter current of the transistor 31 is connected to the converted load resistor 14.
The emitter current of 2 is supplied from the DC current source 36, and by setting the current ratio of the DC current sources 35 and 36 to 1:9, the current of the resistor 14 is converted to 1/10 and supplied to the terminal 4. This is what I did.
一般に、トランジスタのベース・エミッタ間抵抗reは
、re=26mV/Ie (1,はエミッタ電流)とな
り、エミッタ電流に反比例する。Generally, the base-emitter resistance re of a transistor is re=26 mV/Ie (1, emitter current), and is inversely proportional to the emitter current.
したがって互に並列接続されたトランジスタのエミッタ
に加えられた交流電流は、それぞれのトランジスタのエ
ミッタ電流に従って比例配分される。Therefore, the alternating current applied to the emitters of transistors connected in parallel with each other is proportionally distributed according to the emitter current of the respective transistor.
第8図の場合、能動負荷回路のノイズ電圧は、第5図〜
第7図の場合と同様、低動5の部下となる。In the case of Figure 8, the noise voltage of the active load circuit is
As in the case of Fig. 7, he becomes a subordinate of Low Motion 5.
第9図は第8図におけるトランジスタ32のベースを、
増幅器6の帰還入力端子に接続したものである。FIG. 9 shows the base of the transistor 32 in FIG.
It is connected to the feedback input terminal of the amplifier 6.
第10図は第8図におけるトランジスタ31゜32のベ
ースを増幅器6の帰還入力端子に接続したものである。In FIG. 10, the bases of the transistors 31 and 32 in FIG. 8 are connected to the feedback input terminal of the amplifier 6.
第11図は、第8図におけるトランジスタ31用の直流
電流源をコレクタ側から供給するようにしたものである
。In FIG. 11, the DC current source for the transistor 31 in FIG. 8 is supplied from the collector side.
第12図は、第11図におけるトランジスタ31のエミ
ッタとベース・コレクタとを入れ換え直流電流源をエミ
ッタ側から供給するようにしたものである。In FIG. 12, the emitter and base-collector of the transistor 31 in FIG. 11 are exchanged so that a DC current source is supplied from the emitter side.
第13図は、第11図におけるトランジスタ32のベー
スを増幅器6の帰還入力端子に接続したものである。In FIG. 13, the base of the transistor 32 in FIG. 11 is connected to the feedback input terminal of the amplifier 6.
第14図は、第12図の場合で、トランジスタ32のベ
ースを増幅器6の帰還入力端子に接続した゛ものである
。FIG. 14 shows the case of FIG. 12 in which the base of the transistor 32 is connected to the feedback input terminal of the amplifier 6.
第8図、第9図、第11図、第12、第13図、第14
図において、ベース・コレクタが接続されたトランジス
タ31の代りに、ダイオードを用いても同様の効果が得
られる。Figures 8, 9, 11, 12, 13, 14
In the figure, a similar effect can be obtained by using a diode instead of the transistor 31 whose base and collector are connected.
第15図は、第5図におけるトランジスタ21〜30を
FET40〜49に置き換えたものである。In FIG. 15, the transistors 21-30 in FIG. 5 are replaced with FETs 40-49.
第16図は、第8図におけるトランジスタ31.32を
FET50,51に置き換えたものである。In FIG. 16, the transistors 31 and 32 in FIG. 8 are replaced with FETs 50 and 51.
第15図、第16図に示したFETを使用したものは、
トランジスタを使用した第5図、第8図と同様の動作を
行うが、ベース電流が無い分だけ誤差が少くなる。The one using the FET shown in Figs. 15 and 16 is
The operation is similar to that shown in FIGS. 5 and 8 using transistors, but the error is reduced because there is no base current.
以上のように、本発明によれば
(1)抵抗負荷の場合に対し、発生するノイズが、÷(
nは電流変換比)に改善される。As described above, according to the present invention, (1) the generated noise is reduced by ÷(
n is the current conversion ratio).
(2)信号源から見た抵抗値は整合負荷抵抗値と同じ値
になる。(2) The resistance value seen from the signal source is the same value as the matching load resistance value.
(3)電流変換手段を、第1、第2の能動素子で構成し
ているから、電流分流比を正確に定めることができ、そ
の結果、より正確な整合負荷抵抗値が得られる。(3) Since the current conversion means is composed of the first and second active elements, the current shunting ratio can be determined accurately, and as a result, a more accurate matched load resistance value can be obtained.
という優れた効果が得られる。This excellent effect can be obtained.
第1図は従来のイコライザ増幅器を示す回路図、第2図
、第3図は本発明の詳細な説明するための図、第4図〜
第、16図はそれぞれ本発明の実施例を示す回路図であ
る。
1・・・・・・ピックアップカートリッジ、5・・・・
・・整合負荷抵抗、6・・・・・・増幅器、7,8・・
・・・・帰還回路、10・・・・・・電流変換手段、1
1・・・・・・第1の端子、12・・・・・・第2の端
子、13・・・・・・第3の端子、14・・・・・・変
換された抵抗。FIG. 1 is a circuit diagram showing a conventional equalizer amplifier, FIGS. 2 and 3 are diagrams for explaining the present invention in detail, and FIGS.
16 are circuit diagrams each showing an embodiment of the present invention. 1...Pickup cartridge, 5...
...Matched load resistance, 6...Amplifier, 7,8...
... Feedback circuit, 10 ... Current conversion means, 1
1...First terminal, 12...Second terminal, 13...Third terminal, 14...Converted resistance.
Claims (1)
1の端子の電圧と第2の端子の電圧は互いに追従し、第
2の端子の電流は第1の端子および第3の端子へ分流す
ることによって、第1の端子の電流の方が第2の端子の
電流よりも小さくなるような電流変換手段と、一端が上
記電流変換手段の第2の端子に接続された抵抗とを備え
、上記電流変換手段の第1の端子と、上記抵抗の他端と
を、それぞれ入力に追従する電位点および増幅器のコー
ルド側に接続するとともに、上記電流変換手段を、上記
電流変換手段の第1、第2および第3の端子の関係と実
質的に同一の関係を有する第4、第5および第6の端子
を有する第1、第2の能動素子で構成し、上記第1、第
2の能動素子の第4の端子を上記電流変換手段の第1の
端子に接続し、上記第1、第2の能動素子の第5の端子
を上記電流変換手段の第2の端子に接続し、上記第1、
第2の能動素子の第6の端子を上記電流変換手段の第3
の端子に接続したことを特徴とする能動負荷回路。1 comprises at least a first, second and third terminal, the voltage of the first terminal and the voltage of the second terminal follow each other, and the current of the second terminal flows to the first terminal and the third terminal; A current converting means that divides the current so that the current at the first terminal is smaller than the current at the second terminal, and a resistor whose one end is connected to the second terminal of the current converting means. , the first terminal of the current converting means and the other end of the resistor are connected to a potential point following the input and the cold side of the amplifier, respectively, and the current converting means is connected to the first terminal of the current converting means. , first and second active elements having fourth, fifth and sixth terminals having substantially the same relationship as the second and third terminals; A fourth terminal of the active element is connected to the first terminal of the current converting means, a fifth terminal of the first and second active elements is connected to the second terminal of the current converting means, and the First,
The sixth terminal of the second active element is connected to the third terminal of the current converting means.
An active load circuit characterized in that it is connected to the terminals of.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2871876A JPS5949722B2 (en) | 1976-03-16 | 1976-03-16 | active load circuit |
| DE19772711520 DE2711520C3 (en) | 1976-03-16 | 1977-03-16 | Load circuit for a signal source |
| US05/778,148 US4105945A (en) | 1976-03-16 | 1977-03-16 | Active load circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2871876A JPS5949722B2 (en) | 1976-03-16 | 1976-03-16 | active load circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52111354A JPS52111354A (en) | 1977-09-19 |
| JPS5949722B2 true JPS5949722B2 (en) | 1984-12-04 |
Family
ID=12256213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2871876A Expired JPS5949722B2 (en) | 1976-03-16 | 1976-03-16 | active load circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949722B2 (en) |
-
1976
- 1976-03-16 JP JP2871876A patent/JPS5949722B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52111354A (en) | 1977-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0143485B2 (en) | ||
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| JPH08250942A (en) | Transimpedance amplifier circuit | |
| JPS585594B2 (en) | rectifier circuit | |
| JPS5949722B2 (en) | active load circuit | |
| JPS6341446B2 (en) | ||
| JPH02889B2 (en) | ||
| JPS6333726B2 (en) | ||
| JPS5949728B2 (en) | variable impedance circuit | |
| JPS646583Y2 (en) | ||
| JPH0513051Y2 (en) | ||
| JPS5831768B2 (en) | transistor warmer | |
| JP2680748B2 (en) | Coupling capacitance circuit | |
| JPS6224972Y2 (en) | ||
| JPS5827539Y2 (en) | audio amplifier | |
| JPS6325768Y2 (en) | ||
| JPH0122288Y2 (en) | ||
| JPS6223133Y2 (en) | ||
| JP2776019B2 (en) | Constant voltage circuit | |
| JPS6253082B2 (en) | ||
| JPH0363847B2 (en) | ||
| JPS6133007A (en) | gain control circuit | |
| JPS6015161B2 (en) | bias circuit | |
| JPS6219092B2 (en) |