JPS5951166B2 - 増巾回路 - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号を供給するための縦型接合型電界効果
トランジスタを具備する増巾回路に関するものである。

従来から、オーデオアンプ等の各種の電子機器には、バ
イポーラトランジスタが°使用されているが、これは少
数キャリアを制御して増巾作用を行うようにした電流制
御素子である。

そしてバイポーラトランジスタは入力抵抗が低い上に、
スイッチング特性が悪い等の欠点を有している。

一方、最近になって上述の如きバイポーラトランジスタ
の欠点を除去した縦型接合型電界効果Ｉ・ランジスタ（
以下単にＶ−ＦＥＴと称する）が開発された。

このＶ −ＦＥＴは以下に述べるように、オーテ゛オア
ンプ等に使用するのに適した特徴を有している。

即ち、（１）パルス応答特性が良い。

（２）ＮチャンネルとＰチャンネルとのコンプリメンタ
リ特性が得られる。

（３）ピ話チ・オフ特性がなめらかである。

（４）イ氏出力インピーダンス、高入力インピーダンス
である。

（５）電圧応答素子である。

等の特徴を有している。

そしてＶ −ＦＥＴを用いて構成されたオーテ゛オアン
プ等においては、周波数特性が高域までフラットになっ
て、いわゆる切れの良い再生音を得ることができる。

またｖ−ＦＥＴを用いて構成されたオーデオアンプ等に
おいては、高入力インピーダンスであると共に低出力イ
ンピーダンスであるため、高感度で歪の少ないオーデオ
アンブとなる。

更にＶ−ＦＥＴを用いて構成されたプッシュプル増巾回
路においては、コンプリメンタリ特性が良好であるため
に、特別の位相反転回路が不要である。

次いで上述の如き特徴を有するＶ−ＦＥＴの一例を第１
図〜第３図にもとづき説明する。

先ずＶ−ＦＥＴの構造について述べると、Ｖ−ＦＥＴの
チップ１には第１図に示すように、厚い酸化膜２にって
分離されたソース領域３が多数、例えば約１５００個設
けられている。

そしてこれらソース領域３は夫々ソース金属電極４に並
列接続されている。

一方、半導体基板５には、枠状部分６ａと、この枠状部
分内にこれと一体に形成されている網状部分６ｂとから
成るゲート領域６が形成されている。

そして枠状部分６ａにはゲーＩ・金属電極７が接続され
、またこの網状部分６ｂの各網目に相当する部分に前記
ソース領域３が設けられている。

また８はドレイン領域を示している。この様な構造のＶ
−ＦＥＴにおいては、半導体基板５に対して縦方向、即
ちソース領域３とトルイン領域８との間に流れる電流が
、ゲート領域６によって横方向から制御されるようにな
っている。

次いで上述のＶ−ＦＥＴの動作と出力特性について述べ
る。

Ｖ−ＦＥＴは一般に第２図Ｑ１に示すように記号化され
、ソースＳはソース金属電極４に接続された端子を示し
、以下同様にゲートＧはゲート金属電極７に、ドレイン
Ｄはドレイン領域８に接続された端子を示している。

そしてゲートとソースとの間には所定の電圧Ｖ。

５が供給され、ドレインとソースとの間には所定の電圧
ＶＤＳが供給される。

なおＶＤＤは電源電圧を示し、抵抗ＲＬはこの回路の負
荷抵抗を示すものである。

いま仮にゲート・ソース間の電圧ＶＧＳを一定の電圧Ｅ
ｉ （負極性電圧）とし、この状態でドレイン・ソース
の電圧ＶＤＳをＯＶから高電圧に連続的に変化させる。

これにともない、Ｖ−ＦＥＴＱｌを流れる電流ＩＤも次
第に多くなり、第３図に示す出力特性Ｅ１が得られる。

次いでゲート・ソース間の電圧■。

５を前記Ｅ１よりも負極性方向に高い電圧Ｅ５に切換え
、この状態でドレイン・ソース間の電圧ＶＤＳをＯＶか
ら高電圧に連続的に変化させる。

この時、Ｖ−ＦＥＴＱｌを流れる電流■。はドレイン・
ソース間の電圧ＶＤＳが所定の電圧■０になる電流れな
い。

そしてドレイン・ソース間の電圧ＶＤＳが所定の電圧Ｖ
ｏから次第に高くなるにつれて、電流ＩＤにも次第に多
く流れ、第３図に示す出力特性Ｅ２が得られる。

これらの出力特性Ｅ１．Ｅ２は第３図から明らかなよう
に、いわゆる三極管特性を示している。

この様な三極管特性の場合には、電源電圧ＶＤＤやゲー
ト・ソース間の電圧■。

５が変動した時、電流Ｉ。

も大きく変動し易いものである。即ち、いま電源電圧Ｖ
ＤＤが変動し、これにともないドレイン・ソース間の電
圧ＶＤＳが第３図に示す■１から■２に変動すれば、こ
れにともない電流ＩＤも■１から■２に変動する。

この時、第３図に示すようにドレイン・ソース間の電圧
ＶＤＳの変動に対し、電流工。

の変動が大きくなる。

従って三極管特性を有するＶ−ＦＥＴの動作は、電源電
圧ＶＤＤの変動により不安定になり易い欠点があった。

またＶ−ＦＥＴを用いたプッシュプル増巾回路において
は、ドレイン・ソース間の電圧ＶＤＳが変動した時、ク
ロスオーバー歪か゛発生し易すがった。

本発明は上述の如き欠陥を是正すべ〈発明されたもので
あって、入力信号を供給するためのＶ−ＦＥＴと、この
Ｖ−ＦＥＴに対してカスケード接続されているバイポー
ラトランジスタと、前記Ｖ−ＦＥＴのドレイン・ソース
間の電圧を規定するための定電圧回路とから成り、前記
ドレインを前記バイポーラトランジスタのベース・エミ
ッタ間と前記定電圧回路とを介して前記ソース間に接続
したものである。

この様に構成された増巾回路によれば、電源電圧が前記
定電圧回路の動作電圧以上）であれば、電源電圧の変動
に影響されることなく、Ｖ −ＦＥＴを流れる電流かは
パ一定になり、またソース・ドレイン間の耐圧の高いＶ
−ＦＥＴを用いる必要がなく、またイ氏出力インピーダ
ンス、高入力インピーダンスで、また周波数特性が良好
で、しかも増中度が大きくなる。

次に本発明の増巾回路の一実施例を第４図〜第６Ｂ図に
もとづき説明する。

先ずその回路構成を第４図について述べれば、例えばＮ
チャンネルのＶ−ＦＥＴＩＯとＮＰＮのバイポーラトラ
ンジスタ（以下単にｌ−ランジスタと称する）１１とは
、カスケード増巾回路を構成するものである。

そしてこの増巾回路への入力信号、例えばオーディオ信
号は入力端子１２を介してＶ−ＦＥＴＩＯのゲートに供
給されるようになっている。

またＶ−ＦＥＴＩＯはソースホロワとなっていて、その
ソースはこの増巾回路の基準電位であるアースラインＥ
に特性Ｒ１を介して接続され、この増巾回路の出力信号
は抵抗Ｒ１の両端から得られるようになっている。

ところで、Ｖ−ＦＥＴＩＯのソースは前述のように抵抗
Ｒ１に接続されるとともに、ツェナーダイオードＤｚの
一端にも接続されている。

そしてツェナーダイオードＤｚの他端は、トランジスタ
１１のベースと抵抗Ｒ２の一端とに接続され、前記トラ
ンジスタ１１のコレクタを抵抗Ｒ２の他端とは夫々十Ｂ
電源ラインに接続されている。

従ってトランジスタ１１のベース電流は抵抗Ｒ２を介し
て供給されるとともに、この抵抗Ｒ２を通って流れる電
流はツェナーダイオードＤｚ、抵抗Ｒ１を介してアース
ラインＥにも流れる。

そしてこの電流にもとづき、ツェナーダイオードＤ２の
両端からツェナー電圧Ｖｚが得られるようになっている
。

次いで第４図に示す増巾回路の回路動作を説明する。

先ず増巾回路の出力特性について述べる。

Ｖ−ＦＥＴＩＯのゲート・ソース間の電圧Ｖ。

５を所定の電圧にして、この状態において十Ｂ電源電圧
をＯＶから高電圧迄連続的に変化させる。

この結果、十Ｂ電源うイン→抵抗Ｒ２→ツェナーダイオ
ードＤｚ抵抗Ｒ１→アースラインＥに電流■１が流れ、
この電流値は十Ｂ電源電圧が高くなるにつれて多くなる
。

またこれと同時に、トランジスタ１１のベースに抵抗Ｒ
２を介してベース電流が供給されるため、十Ｂ電源うイ
ン→トランジスタ１１→Ｖ−ＦＥＴＩＯ→抵抗Ｒ１→ア
ースラインＥにも電流ＩＤが流れる。

そして電流ＩＤの電流値は、第５図に示す出力特性Ａの
ように、十Ｂ電源電圧が高くなるにつれて急激に多くな
る。

またこの電流ＩＤはｙ−ＦＥＴＩＯの三極管特性にもと
づいて多くなるとともに、トランジスタ１１の電流増巾
率ｈｆｅによって増巾された電流となる。

次いで′＋Ｂ電源電圧をＯｖから高電圧迄連続的に変化
させると、Ｖ−ＦＥＴＩＯのドレイン・ソース間の電圧
Ｖｎｓと、トランジスタ１１のベース・エミッタ間の電
圧降下分、例えば約０．６Ｖとの和の電圧がツェナー電
圧Ｖｚとはパ等しくなる。

この状態において、更に十Ｂ電源電圧を高い電圧迄連続
的に変化させると、これにともない前述の電流１１が多
くなる。

しかしＶ−ＦＥＴＩＯのドレイン・ソース間の電圧ＶＤ
ＳはツェナーダイオードＤｚの作用によって所定の電圧
に規定されているために、Ｖ−ＦＥＴＩＯを流れる電流
■ｐはは一゛一定の電流値となる。

即ち、電流■。

は第５図の特性Ａに示すように、十Ｂ電源電圧がＯｖか
らツェナー電圧ｖｚまでの間は急激に多くなり、ツェナ
ー電圧Ｖｚ以上においてはパ等しい電流値となる。

そしてＶ−ＦＥＴＩＯのゲート・ソース間の電圧Ｖ。

Ｓを前述の電圧より負極性方向に高い電圧にして、十Ｂ
電源電圧を前述の場合と同様に変化させると、電流１つ
は第５図の特性Ｂのように流れる。

以下同様にして、Ｖ−ＦＥＴＩＯのゲート・ソース間の
電圧Ｖ ｃｓを順次低い電圧に切換えて、夫々の電圧に
ついて十Ｂ電源電圧をＯｖから高い電圧に連続的に変化
させると、これらに対応した特性Ｃ，Ｄ、 Ｅを得る
。

この様にして前述した増巾回路の出力特性は、第５図に
示すような五極管特性となる。

従って十Ｂ電源電圧を例えば第５図のＶｐに相当する電
圧値に定め、この十Ｂ電源電圧がツェナー電圧Ｖｚより
も低下することなくＶｐ附近で変動する状態において、
この増巾回路の増巾動作が行なわれるようにすれば、電
源電圧が多少変動しても電流ＩＤは殆んど変動しない。

次いでこの増巾回路の増巾動作について述べる。

先ず電源電圧をＶｐに相当する電圧に定め、次にＶ−Ｆ
ＥＴＩＯのゲート・ソース間の初期電圧■。

ｓｏを、例えば特性Ｃの電圧値に定める。この状態にお
いて、入力端子１２にオーデオ信号の入力信号ｖｉが供
給されると、Ｖ−ＦＥＴ１０のゲート・ソース間の電圧
ＶＧＳは第６図に示すように入力信号が重畳した波形と
なる。

先ず入力信号ｖｉが０〜θ１迄の正極性の間においては
、Ｖ−ＦＥＴＩＯのゲート・ソース間の電圧ＶＧＳが高
くなったことになるため、電流■。

が多くなる。

従って抵抗Ｒ１の両端電圧即ち、Ｖ−ＦＥＴのソース電
圧ｅも初期電圧ｅ。

から第６Ｂ図のように変化する。

そして電圧ｅの変化分ｖ１だけ、Ｖ−ＦＥＴＩＯのソー
ス電圧とツェナーダイオードＤｚの一端の電圧とが高く
なる。

一方、ツェナー電圧Ｖｚは常に一定であるため、前述の
変化分■１だけトランジスタ１１のエミッタ及びベース
の電圧が高くなる。

しかるに十Ｂ電源電圧はＶｐに固定されているので、抵
抗Ｒ２の両端電圧が低くなり、これと同時にトランジス
タ１１のコレクタ・エミッタ間の電圧Ｖ。

Ｅが、前述した電圧の変化分Ｖ１だけ低くなる。

そして入力信号ｖｉがθ、〜θ２迄の負極性の間におい
ては、Ｖ−ＦＥＴＩＯのゲート・ソース間の電圧ＶＧＳ
が低くなったことになるため、電流■０も少なくなる。

従って特性Ｒ１の両端電圧ｅも第６Ｂ図のように変化す
る。

そして電圧ｅの変化分■２だけ、Ｖ−ＦＥＴＩＯのソー
ス電圧とツェナー電圧Ｄｚの一端の電圧とが低くなる。

一方、ツェナーダミ圧ｖｚは常に一定であるため、前述
の変化分Ｖ２だけトランジスタ１１のエミッタ及びベー
スの電圧が低くなる。

しかるに十Ｂ電源電圧はＶｐに固定されているので、抵
抗Ｒ２の両端電圧が高くなり、これと同時にトランジス
タ１１のコレクタ・エミッタ間の電圧Ｖ。

Ｅが、前述した変化分ｖ２だけ高くなる。

以下入力信号ｖｉの電圧変化に対応して上述の動作が行
なわれ、抵抗Ｒ１の両端電圧ｅが、この増巾回路の出力
信号として得られる。

なお、上述の如き動作が行われている間において、電源
電圧Ｖｐが成る程度変動してもトランジスタ１１のコレ
クタ・エミッタ間電圧Ｖ。

Ｅは変化するが、Ｖ−ＦＥＴＩＯのドレイン・ソース間
の電圧ＶＤＳは変化しないので、電流■。

が変動することがない。

次に本発明の増巾回路を適用したＢ級プッシュプル電力
増巾回路を第２実施例として第６図及び第７図にもとづ
き説明する。

なお、第１実施例と同様の動作をなす部分については同
一の符号を付しその説明を省略する。

第７図に示すＢ級プッシュプル電力増巾回路の一方の回
路ブロックＡは、前述した第４図の増巾回路がそのまま
使用されている。

また回路ブロックＢはソース間の電圧ブロックＡの極性
を逆にして構成したものであって、この回路ブロックＢ
においては、入力信号を供給されるＰチャンネルのＶ−
ＦＥＴ２０と、ＰＮＰ）ランジスタ２１とが、カスケー
ド増巾回路を構成している。

なおツェナーダイオードＤｚ’は、前述したツェナーダ
イオードＤｚと同様の働きをするものであり、抵抗Ｒ１
□は前述した抵抗Ｒ２と、抵抗Ｒ１□は前述した抵抗Ｒ
１と同様の働きをするものである。

また回路ブロックＢは入力端子２２を介して供給される
入力信号の負極性の半波を増巾するためのものであるか
ら、トランジスタ２１のコレクタは−Ｂ電源ラインに接
続されている。

そして抵抗Ｒ１の一端と抵抗Ｒ１、の一端とは、このＢ
級プッシュプル電力増巾回路の負荷、例えば゛スピーカ
Ｓｐの一端に共通接続されている。

従って回路ブロックＡから得られる正極性の出力信号と
、回路ブロックＢから得られる負極性の出力信号とは、
回路ブロックＡ及びＢの接続点Ｏにおいて合成されスピ
ーカＳｐ等の負荷を駆動するようになっている。

なお抵抗Ｒ６はスピーカ及び各回路ブロックＡ、 Ｂの
保護用抵抗である。

次いで各回路ブロックＡ、 Ｂの出力特性について述
べると、回路ブロックＡについては前述のようにして、
第８図に示す出力特性αか得られる。

なお、説明の便宜上回路ブロックＡを流れる電流をＩＤ
ａとする。

また回路ブロックＢの出力特性βは、Ｖ−ＦＥＴ２０の
ゲート・ソース間の電圧ＶＧＳを正極性の電圧とし、ま
たそのドレイン・ソース間の電圧を−Ｂ電圧とし、この
状態において、−Ｂ電圧をＯＶから負極性方向に連続的
に高くして得られるものである。

なお、説明の便宜上回路ブロックＢを流れる電流をＩ。

ｂとする。なお出力特性αとβとは互に対称的な五極管
特性となっている。

一方、Ｂ級プッシュプル電力増巾回路全体の出力特性γ
は、出力特性α出力特性βとを合成することによって得
られる。

即ち、回路ブロックＡを流れる電流ＩＤａと、回路ブロ
ックＢを流れる電流■Ｄｂとは、給体値が等しくその極
性は逆極性である。

そして接続点Ｏには前述した電流■Ｄａと電流Ｉｎｂと
が流れる。

従って接続点Ｏにおける電流は電流ＩＤａとＩＤｂとの
和の電流となって、これらの絶対値が等しい時には電流
値は零になる。

この様にして順次電流ＩＤａと電流ＩＤｂとの和の電流
を求めると、第８図に示すようなり級プッシュプル電力
増巾回路の出力特性γが得られる。

そして出力特性γのはパ直線状部分に動作点Ｐを定め、
且つ所望の負荷線りを求めることによって理想的なり級
増巾を行うことが出来る。

次いで正弦波の連続した人力信号（図示せず）が入力端
子１２．２２を介してＶ−ＦＥＴＩＯ。

２０の夫々のゲートＧに供給された時の回路動作を述べ
る。

先ず正極性の半波が供給されると、回路ブロックＡのみ
が動作して、回路ブロックＢは動作しない。

そして回路ブロックＡの電流ＩＤａは、接点Ｏからスピ
ーカ及び抵抗Ｒｏを介してアースラインＥに流れる。

また正弦波の入力信号が負の半波の時には、回路ブロッ
クＢのみが動作して、回路ブロックＡは動作しない。

そして回路ブロックＢの電流ＩＤｂは、接続点Ｏからス
ピーカＳｐ及び抵抗Ｒ８を介してアースラインに流れる
。

従って入力信号の正極性及び負極性の半波は、夫々個別
に増巾されて接点Ｏにおいて合成された出力信号になる
。

故にスピーカＳｐは回路ブロックＡ及びＢのいづれが動
作状態になっても駆動されることになる。

この様に五極管特性を有する回路ブロックＢによってＢ
級プッシュプル電力増巾回路を構成すれば、電源電圧が
変動しても動作点Ｐにおける電流の変化がない。

従って各回路ブロックＡ及びＢから得られる出力信号を
合成する時に発生しがちなクロスオーバ歪の発生を防止
することが出来る。

なおここでＢ級プッシュプル電力増巾回路におけるクロ
スオーバ歪について述べる。

クロスオーバ歪は回路ブロックＡから得られる出力信号
の正極性の半波と、回路ブロックＢから得られる出力信
号の半波とを、接続点Ｏにおいて合成するとき、零クロ
ス位置において発生する歪である。

即ち、従来のＢ級プッシュプル電力増巾回路においては
一般に、入力信号の正極性の半波が増巾されるとき、回
路ブロックＡの動作点が変化すると所定の増中度で増巾
されなくなる。

このために回路ブロックＡの出力信号と回路ブロックＢ
の出力信号とを合成するとき、両者の零クロス位置の間
に時間的な空白が生じ、正極性の出力信号と負極性の出
力信号との間において、入力信号とは異なった波形の出
力信号が得られる。

またこれとは逆に、正極性の出力信号と負極性の出力信
号とが零クロス位置で近傍で重複することもあり、入力
信号とは異なった波形の出力信号が得られる。

しかるに前述したように、五極管特性を有する増巾回路
においては、動作点Ｐが安定しているので、クロスオー
バ歪は発生しにくい。

従って常に安定した動作で歪の少ない出力信号を得るこ
とが出来る。

本発明は上述の如く、入力信号を供給するためのＶ−Ｆ
ＥＴに対してカスケード接続されているバイポーラトラ
ンジスタと、前記Ｖ−ＦＥＴのドレイン・ソース間の電
圧を規定するための定電圧回路とから成り、前記ドレイ
ンを前記バイポーラトランジスタのベース・エミッタ間
と前記定電圧回路とを介して前記ソースに接続したもの
である。

故にこの様に構成された増巾回路によれば、電源電圧が
前記定電圧回路の動作電圧に達すれば、前記動作電圧以
上になっても、Ｖ−ＦＥＴのドレイン・ソース間の電圧
を定電圧回路によって一定に保持し得るので、Ｖ−ＦＥ
Ｔを流れる電流をはパ一定にすることが出来る。

また電源電圧が多少変動しても、Ｖ−ＦＥＴのドレイン
・ソース間の電圧は定電圧回路によってはパ一定に保持
されるので、電源電圧の変動によって増巾回路の動作が
不安定になることがなく、またドレイン・ソース間の耐
圧の高いＶ−ＦＥＴを使用する必要がなく、生産コスト
を低減することが出来る。

またＶ−ＦＥＴに入力信号を供給するようにしたので、
イ氏出力インピーダンス、高入力インピーダンスで、ま
た周波数特性の良いものを得ることが出来る。

またＶ −ＦＥＴにバイポーラトランジスタをカスケー
ド接続したので、増中度の大きなものを得ることが出来
る。

【図面の簡単な説明】

第１図〜第３図は縦型接合型電界効果トランジスタの構
造及び出力を示すものであって、第１図は構造を示す拡
大断面図、第２図は回路動作を説明するための回路図、
第３図は出力特性図である。 第４薗〜第６図は本発明の第１実施例を示すものであっ
て、第４図は回路図、第５図は出力特性図、第６Ａ図及
び第６Ｂ図は回路動作を説明するための波形図である。 第７図及び第８図は本発明の第２実施例を示すものであ
って、第７図は回路図、第８図は出力特性図である。 なお図面に用いられている符号においては、１０は縦型
接合型電界効果トランジスタ、１１はバイポーラトラン
ジスタ、 （ＶＤｓ）はドレイン・ソース間の電圧、
（ＶＧＳ）はゲート・ソース間の電圧、 （Ｄｚ）はツ
ェナーダイオードである。

Claims (1)

【特許請求の範囲】
1. １ 人力信号を供給するための縦型接合型電界効果トラ
   ンジスタと、この電界効果トランジスタに対してカスケ
   ード接合されているバイポーラトランジスタと、前記電
   界効果トランジスタのドレイン・ソース間の電圧を規定
   するための定電圧回路とから成り、前記ドレインを前記
   バイポーラトランジスタのベース・エミッタ間と前記定
   電圧回路とを介して前記ソースに接続した増巾回路。