JPS5952369B2 - 電子計量装置の中心合せ装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、電子計量装置の中心合せ装置に関する。

従来、電子計量装置、例えば電子秤、電子スケールなど
におけるゼロ位置の中心合せは、Ａ／Ｄ変換装置である
エンコーダに微調整装置を取付け、この微調整装置を手
動また電動機などにより操作して調整作業を行なつてい
た。

ところが、このような微調整方法では、正確な中心合せ
が困難で調整に手間を要するとともに微調整装置を新た
に付加する必要があるなどの欠点を有していた。

この発明は、上述の欠点に鑑みなされたもので、エンコ
ーダより供給される多相信号を利用して複数のカウント
パルスを発生し、その複数のカウントパルスのうちで、
その中心合せスイッチを投入した時点の位置が、上記複
数のカウントパルスのうち各カウントパルスにおいて相
近接する２個のパルスのほぼ中央に位置する様なカウン
トパルスを選択し、結果的に外部スイッチのワンタッチ
操作のみで自動的に中心合せができるようにした電子計
量装置の提供を目的としたものである。

上記の目的を達成するための本発明の要旨とするところ
は、前掲の特許請求の範囲に記載した通りである。以下
、この発明の好適な一実施例を図面にもとずいて詳細に
説明する。

図面の第１図は、この発明の一実施例で、三相信号１周
期３カウントパルス方式のブロックダイヤグラムであり
、第２図は第１図の各部の信号のタイムチャートである
。

そしてこの種中心合せ装置は、例えば電子秤などの電子
計量装置のゼロ位置中心合せの部分に設けられて、エン
コーダから供給される多相信号を入力信号とし、加算信
号、減算信号及びカウントパルスをアツプダウンカウン
タへ出力する。第１図において、符号Ａ，ｂおよび゛Ｃ
は、Ａ／Ｄ変換装置であるエンコーダ（図示せず）から
供給される三相信号が入力される入力端子である。

入力端子ａには、第２図Ａに示す波形の信号が、入力端
子ｂには、Ａより１２０度位相の遅れた第２図Ｂに示す
波形の信号が、また入力端子ＣにはＡより１２０度位相
の進んだ第２図Ｃに示す波形の信号がそれぞれ供給され
る。入力信号Ａは減算回路１および３に、入力信号Ｂは
減算回路１および２に、入力信号Ｃは減算回路２および
３に供給され、更に上記入力信号Ａ，ＢおよびＣは、各
々波形整形回路７，８および９に供給される。

波形整形回路７，８および９に供給された各信号は、第
２図Ａ″，Ｂ″およびＣ″に示すように波形整形される
。波形整形回路７の出力波形である第２図Ａ″は第１の
微分回路１０に、またインバータ１２を介して第２の微
分回路１１に、さらにＡＮＤゲート２８，２９，３０，
３２，３３，３４，３６，３７，３８，４０，４１，４
２および０Ｒゲート３１，３５，３９，４３からなるア
ンド回路群２００内のＡＮＤゲート２９，３４，３８お
よび４１にそれぞれ供給される。

第１の微分回路１０の出力波形を第２図Ｇに、第２の微
分回路］］の出力波形を第２図Ｈにそれぞれ示す。波形
整形回路８の出力波形である第２図Ｂは第１の微分回路
１３に、またインバータ１５を介して第２の微分回路１
４に、さらにＡＮＤゲート３０，３２，３６および４２
にそれぞれ供給される。第１の微分回路１３の出力波形
を第２図１に、第２の微分回路１４の出力波形を第２図
Ｊにそれぞれ示す。波形成形回路９の出力波形である第
２図Ｃ″は第１の微分回路１６に、またインバータ１８
を介して第２の微分回路１７に、さらにＡＮＤゲート２
８，３３，３７および４０にそれぞれ供給される。第１
の微分回路］６の出力波形を第２図Ｋに、第２の微分回
路］７の出力波形を第２図Ｌにそれぞれ示す。そして、
これらＡＮＤゲート２８，２９，３０，３２，３３，３
４，３６，３７，３８，４０，４１，４２および０Ｒゲ
ート３１，３５，３９，４３からなるアンド回路群２０
０は復数のカウントパルスＭ，Ｎ，Ｐおよび゛Ｔを出力
する。

第１の微分回路］０の出力波形Ｇと波形整形回路９の出
力波形Ｃ１は、ＡＮＤゲート２８を介して０Ｒゲート３
］に、第１の微分回路１３の出力波形１と波形整形回路
７の出力波形Ａ゛は、ＡＮＤゲート２９を介して０Ｒゲ
ート３１に、第１の微分回路１６の出力波形Ｋと波形整
形回路８の出力波形Ｂ″は、ＡＮＤゲート３０を介して
０Ｒゲート３１に、それぞれ供給され、０Ｒゲート３１
からは、波形Ｇ，ＩおよびＫを加算カウントパルス波形
とした場合の加算信号Ｍが出力される。

ク 第２の微分回路１１の出力波形Ｈと波形整形回路８
の出力波形Ｂ″は、ＡＮＤゲート３２を介して０Ｒゲー
ト３５に、第２の微分回路１４の出力波形Ｊと波形整形
回路９の出力波形Ｃ″は、ＡＮＤゲート３３を介して０
Ｒゲート３５に、第２の微分５回路］７の出力波形Ｌと
波形整形回路７の出力波形Ａ″は、ＡＮＤゲート３４を
介して０Ｒゲート３５に、それぞれ供給され０Ｒゲート
３５からは、波形Ｈ，ＪおよびＬを加算カウントパルス
波形とした場合の加算信号Ｎが出力される。

ノ 第１の微分回路１０の出力波形Ｇと波形整形回路８
の出力波形Ｂ″は、ＡＮＤゲート３６を介して０Ｒゲー
ト３９に、第１の微分回路１３の出力波形１と波形整形
回路９の出力波形Ｃ″は、ＡＮＤゲート３７を介して０
Ｒゲート３９に、第１の微分回路１６の出力波形Ｋと波
形整形回路７の出力波形Ａ″は、ＡＮＤゲート３８を介
して０Ｒゲート３９に、それぞれ供給され０Ｒゲート３
９からは、彼形Ｇ，ＩおよびＫを減算カウントパルス波
形とした場合の減算信号Ｐが出力される。

このことは第２図において、エンコーダの回転方向が加
算方向の場合は信号Ａ，Ｂ，Ｃは左から右に変化するが
、逆に減算方向の場合は信号Ａ，Ｂ，Ｃは右から左に変
化することになり、波形Ａ″の立上り微分波形Ｇは加算
方向お波形Ｈと同じ位置になる。よつて減算方向の場合
には波形Ｇと波形Ｂ″により減算信号Ｐが出力されるこ
とになる。第２の微分回路１１の出力波形Ｈと波形整形
回路９の出力波形Ｃ″は、ＡＮＤゲート４０を介して０
Ｒゲート４３に、第２の微分回路１４の出力波形Ｊと波
形整形回路７の出力波形Ａ″は、ＡＮＤゲート４１を介
して０Ｒゲート４３に、第２の微分回路１７の出力波形
Ｌと波形整形回路８の出力波形Ｂ″は、ＡＮＤゲート４
２を介して０Ｒゲート４３に、それぞれ供給され０Ｒゲ
ート４３からは、波形Ｈ，Ｊおよび土を減算カウントパ
ルス波形とした場合の減算信号Ｔが出力される。

一方、前記減算回路１に供給された第２図ＡおよびＢは
、減算回路１において、Ａ−Ｂ＝Ｄ の減算が行なわれ、減算回路１から第２図Ｄに示す波形
が出力され、第１波形整形回路４に供給される。

また、前記減算回路２に供給された第２図ＢおよびＣは
、減算回路２において、Ｂ−Ｃ＝Ｅ の減算が行なわれ、減算回路２から第２図Ｅに示す波形
が出され、第１波形整形回路５に供給される。

また、前記減算回路３に供給された第２図ＣおよびＡは
、減算回路３においてＣ−Ａ＝Ｆ の減算が行なわれ、減算回路３から第２図Ｆに示す波形
が出力され、第１波形整形回路６に供給される。

第１波形整形回路４，５および６に供給された各信号は
、第２図Ｄ″，Ｅ″およびＦ″に示すように波形整形さ
れる。

第１波形整形回路４の出力波形である第２図Ｄ″は、Ａ
ＮＤゲート１９，２０，２１，２５，２６、０Ｒゲート
２２、インバータ２４よりなる記憶制御回路１００内の
ＡＮＤゲート１９および２１に、第１波形整形回路５の
出力波形である第２図Ｅ″は、ＡＮＤゲート１９および
２０に、第２波形整形回路６の出力波形である第２図Ｆ
″は、ＡＮＤゲート２０および２１に、それぞれ供給さ
れる。記憶制御回路１００は、第一波形整形回路４，５
および６の出力信号Ｄ″，Ｅ″およびＦ″と後述の中心
合せスイツチ２３の指令信号Ｖとを入力し、後述の記憶
回路である双安定マルチバイブレータ回路２７に中心合
せスイツチ２３の指令信号Ｖを記憶保持させる信号を出
力する。第１波形整形回路４の出力波形Ｄ″と第１波形
整形回路５の出力波形Ｅ″はＡＮＤゲート１９を介して
０Ｒゲート２２に、第１波形整形回路５の出力波形Ｅ″
と第１波形整形回路６の出力波形Ｆは、ＡＮＤゲート２
０を介して０Ｒゲート２２に、第１波形整形回路６の出
力波形Ｆ″と第１波形整形回路４の出力波形Ｄ″は、Ａ
ＮＤゲート２１を介して０Ｒゲート２２に、それぞれ供
給され、０Ｒゲート２２からは、第２図Ｕに示す波形が
出力される。以上の回路構成にしたので、エンコーダか
ら供給される入力信号の１周期の幅を１とすると、波形
Ｍ，Ｎ，ＰおよびＴの相近接する２個のパルスの幅は１
／３になり、波形Ｕのハイレベル、およびロウレベルの
それぞれの幅に１／６になる。即ち、波形Ｕがハイレベ
ルの状態では、後述の中心合せスイツチ２３をいつ何ど
き投入しても、その投入時点は、波形Ｎの相近接する２
個のパルスの中心から±２５％以内に位置することが分
り、また波形Ｐの相近接する２個のパルスの中心から±
２５％以内に位置することが分る。一方、波形Ｕがロウ
レベルの状態では、後述の中心合せスイツチ２３をいつ
何どき投入しても、その投入時点は、波形Ｍの相近接す
る２個のパルスの中心から±２５％以内に位置すること
が分り、また波形Ｔの相近接する２個のパルスの中心か
ら±２５％以内に位置することが分る。つぎに、波形Ｕ
は、中心合せスイツチ２３からの指令信号Ｖ、カウンタ
零信号０とともにＡＮＤゲート２５に供給されてこれら
の論理積が出力され、記憶回路である双安定マルチバイ
ブレータ回路２７のセツトＳ１側入力として供給される
。

また波形Ｕは、インバータ２４に入力され、その出力は
、中心合せスイツチ２３からの指令信号Ｖ、力ウンタ零
信号０とともにＡＮＤゲート２６に供給されてこれらの
論理積が出力され、記憶回路である双安定マルチバイブ
レータ回路２７のりセツトＲ１側入力として供給される
。なお、この場合に、前記カウンタ零信号０を供給しな
くても動作するように構成すると±２５％以内で、どの
位置においても中心合せができ、位置補正を行なわせる
ことができる。双安定マルチバイブレータ回路２７は、
波形Ｈ，Ｊおよび土を加算カウントパルス波形とし、波
形Ｇ，ＩおよびＫを減算カウントパルス波形とする場合
に出力Ｑ１を発生する。

出力Ｑ１は、波形Ｈ，Ｊおよび土を加算カウントパルス
波形とした場合の加算信号ＮとともにＡＮＤゲート４４
，４５，４７，４８および０Ｒゲート４６，４９よりな
る加減算弁別回路３００内のＡＮＤゲート４５に供給さ
れてこれらの論理積力咄力され、０Ｒゲート４６を介し
て、双安定マルチバイブレータ回路５０のセツトＳ２側
入力として供給される。これにより、双安定マルチバイ
ブレータ回路５０より、加算信号Ｑ２が出力される。ま
た、出力Ｑ１は波形Ｇ，ＩおよびＫを減算カウントパル
ス波形とした場合の減算信号ＰとともにＡＮＤゲート４
７に供給されてこれらの論理積が出力され、０Ｒゲート
４９を介して、双安定マルチバイブレータ回路５０のり
セツトＲ２側入力として供給される。これにより、双安
定マルチバイブレータ回路５０より、減算信号力咄力さ
れる。同様に、双安定マルチバイブレータ回路２７は、
波形Ｇ，ＩおよびＫを加算カウントパルス波形とし、波
形Ｈ，ＪおよびＬを減算カウントパルス波形とする場合
に出力Ｑ１を発生する。

出力Ｑ１は、波形Ｇ，ＩおよびＫを加算カウントパルス
波形とした場合の加算信号ＭとともにＡＮＤゲート４４
に供給されて、これらの論理積が出力され、０Ｒゲート
４６を介して、双安定マルチバイブレータ回路５０のセ
ツトＳ２側入力として供給される。これにより、双安定
マルチバイブレータ回路５０より、加算信号Ｑ２が出力
される。また出力１は、波形Ｈ，ＪおよびＬを減算カウ
ントパルス波形とした場合の減算信号ＴとともにＡＮＤ
ゲート４８に供給されてこれらの論理積が出力され、０
Ｒゲート４９を介して、双安定マルチバイブレータ回路
５０のりセツトＲ２側入力として供給される。これによ
り、双安定マルチパイプレータ回路５０より、減算信号
Ｑ２が出力される。０Ｒゲート４６の出力は０Ｒゲート
４９の出力とともに０Ｒゲート５１に供給されてこれら
の論理和が出力され、カウントパルスを形成する。

この発明は、以上詳細に説明したように、外部操作によ
つて中心合せスイツチを投入することにより、そのスイ
ツチ投入時の指令信号が多相信号の各相から得られる加
算方向と減算方向の複数のカウントパルスのうち相近接
する２個のパルスのほぼ中央に、上記指令信号が位置す
るようなカウントパルス波形を自動的に選び出して、電
気的精度を容易に向上することができる。従つて、この
発明によれば、正確な中心合せが１回のスイツチ操作、
すなわちワンタツチ操作のみで旧動的に可能となり、従
来のような微調整装置取付けの必要もなくなる。

また、電子秤の風袋引スイツチと連動させると、１回の
スイツチ操作で風袋引と中心合せを同時に而も容易に実
現することができるので特に有益である。さらに、電子
スケール、電子秤などの位置補正も正確かつ容易となる
。なお、上記実施例では、三相信号による１周期３カウ
ントパルス方式による場合を説明したが、多相信号によ
る１周期１カウントパルス方式による場合、また、三相
信号による１周期３カウントパルス方式以外の多相信号
による１周期多カウントパルス方式による場合にも同様
に適用できることはもちろんであり、又、微分回路は同
一の働きをする他の回路におきかえてもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例のプロツクダイヤグラム
、第２図は、第１図の各部の信号のタイムチヤートであ
る。 １，２，３・・・・・・減算回路、４，５，６・・・・
・・第一波形整形回路、７，８，９・・・・・・波形整
形回路、１０，１３，１６・・・・・・第１の微分回路
、１１，１４，１７・・・・・・第２の微分回路、１２
，１５，１８・・・・・・インバータ、２３・・・・・
・指令信゛号供給手段、２７・・・・・・記憶回路、１
００・・・・・・記憶制御回路、２００・・・・・・ア
ンド回路群、３００・・・・・・加減算弁別回路、Ｍ，
Ｎ，Ｐ，Ｔ・・・・・・複数のカウントパルス、Ｖ・・
・・・・指令信号。

Claims (1)

【特許請求の範囲】
1. １ エンコード部より供給される多相信号のうちの二信
   号を入力して減算を行なう減算回路と、この減算回路の
   出力信号を波形整形する第一波形整形回路と、上記多相
   信号の各相の供給信号に対応して設けられた波形整形回
   路と、この波形整形回路によつて波形整形された信号を
   入力とする第１の微分回路と、上記波形整形された信号
   をさらにインバータを介して入力とする第２の微分回路
   と、上記波形整形回路によつて波形整形された信号と第
   １及び第２の微分回路の出力信号を入力して複数のカウ
   ントパルスを出力するアンド回路群と、上記複数のカウ
   ントパルスのうちいずれか一つを選択するための中心合
   せスイッチと、上記第一波形整形回路の出力信号と中心
   合せスイッチの信号とを入力して後述の記憶回路に上記
   中心合せスイッチの指令信号を保持させるような制御を
   行なう記憶制御回路と、上記中心合せスイッチを投入し
   たとき上記複数のカウントパルスのうち各カウントパル
   スにおいて相近接する２個のパルスのほぼ中心に前記指
   令信号が位置するようなカウントパルスを選定し、その
   選定された一つのカウントパルスの加算信号または減算
   信号を得るための加減算弁別回路を制御するための双安
   定マルチバイブレータよりなる記憶回路とからなる電子
   計量装置の中心合せ装置。