JPS5953638B2 - ジヨセフソン接合素子を用いた３値論理記憶方式 - Google Patents
ジヨセフソン接合素子を用いた３値論理記憶方式Info
- Publication number
- JPS5953638B2 JPS5953638B2 JP52143187A JP14318777A JPS5953638B2 JP S5953638 B2 JPS5953638 B2 JP S5953638B2 JP 52143187 A JP52143187 A JP 52143187A JP 14318777 A JP14318777 A JP 14318777A JP S5953638 B2 JPS5953638 B2 JP S5953638B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- josephson junction
- junction element
- persistent
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、ジョセフソン接合素子を含む超伝導電流ルー
プの永久電流状態を３値論理に対応させたジョセフソン
接合素子による３値論理記憶方式に関するものである。
プの永久電流状態を３値論理に対応させたジョセフソン
接合素子による３値論理記憶方式に関するものである。
現在の電子計算機等に於いては、２値論理に基いて演算
や情報記憶が行なわれているのが一般的である。
や情報記憶が行なわれているのが一般的である。
このような２値論理による場合は、スイッチのオン、オ
フを２進数の“ｌ”、“ｏ’’に対応させることを基本
としているもので、２値論理による情報記憶手段として
、ジョセフソン接合素子を用いることも知られている。
このジョセフソン接合素子を用いた記憶手段は、高速動
作、高密度化及び極低消費電力化が可能である利点があ
り、例えば第１図に示すように、バイアス線ＢＬにバイ
アス電流ＩＢを流して書込線Ｍ」に書込電流１ｗを流す
と、ジョセフソン接合素子Ｊ１側よりジョセフソン接合
素子Ｊ２側に多く電流が流れ、バイアス電流ＩＢを零と
することにより実線矢印方向の永久電流がジョセフソン
接合素子Ｊ１、Ｊ２を含む超伝導電流ループＬＰに流れ
ることになる。又書込電流１ｗの方向を反対にすれば、
点線矢印方向に永久電流が流れることになる。従つて永
久電流の方向を２進数の“１’’、““０’’に対応さ
せることにより２値論理による記憶を行なうことができ
る。
フを２進数の“ｌ”、“ｏ’’に対応させることを基本
としているもので、２値論理による情報記憶手段として
、ジョセフソン接合素子を用いることも知られている。
このジョセフソン接合素子を用いた記憶手段は、高速動
作、高密度化及び極低消費電力化が可能である利点があ
り、例えば第１図に示すように、バイアス線ＢＬにバイ
アス電流ＩＢを流して書込線Ｍ」に書込電流１ｗを流す
と、ジョセフソン接合素子Ｊ１側よりジョセフソン接合
素子Ｊ２側に多く電流が流れ、バイアス電流ＩＢを零と
することにより実線矢印方向の永久電流がジョセフソン
接合素子Ｊ１、Ｊ２を含む超伝導電流ループＬＰに流れ
ることになる。又書込電流１ｗの方向を反対にすれば、
点線矢印方向に永久電流が流れることになる。従つて永
久電流の方向を２進数の“１’’、““０’’に対応さ
せることにより２値論理による記憶を行なうことができ
る。
そして読出線ＲＬに接続したジョセフソン接合素子Ｊ３
を超伝導電流ループＬＰに近接配置することにより、永
久電流の方向に対応して読取りを行なうことができる。
３値論理は、前述の如き２値論理に比較して、論理回路
や記憶回路は次のような利点を有するものである。
を超伝導電流ループＬＰに近接配置することにより、永
久電流の方向に対応して読取りを行なうことができる。
３値論理は、前述の如き２値論理に比較して、論理回路
や記憶回路は次のような利点を有するものである。
（１）同じ情報量の処理の為に必要なディジット数が少
なく、高速処理が可能である。
なく、高速処理が可能である。
（２）同じ伝送媒体に対して利用効率が高い。
（３）記憶密度が高い。しかし、前述の如き利点を有す
るにも拘らず３値論理回路が殆んど実用化されていない
のは、トフ ランジスタやダイオードの組合せにより３
値論理の処理を行なわせようとすると、回路構成が非常
に複雑になり、前述の利点を充分に発揮することができ
ない為である。
るにも拘らず３値論理回路が殆んど実用化されていない
のは、トフ ランジスタやダイオードの組合せにより３
値論理の処理を行なわせようとすると、回路構成が非常
に複雑になり、前述の利点を充分に発揮することができ
ない為である。
本発明は、ジョセフソン接合素子を含む超伝導５ 電流
ループの永久電流の方向及び永久電流零の状態により３
値の情報を記憶させ、且つその３値情報の読出しを行な
わせることを目的とするもので７フーある。
ループの永久電流の方向及び永久電流零の状態により３
値の情報を記憶させ、且つその３値情報の読出しを行な
わせることを目的とするもので７フーある。
以下実施例について詳細に説明する。第２図は本発明の
実施例の説明図であり、ジヨセフソン接合素子Ｊｌ，Ｊ
２を含む超伝導電流ループＬＰにはバイアス線ＢＬが接
続され、書込線ＷＬがジヨセフソン接合素子Ｊｌ，Ｊ２
に近接配置され、読出線ＲＬに接続されたジヨセフソン
接合素子Ｊ３，Ｊ４が超伝導電流ループＬＰに近接配置
され、ジヨセフソン接合素子Ｊ３，Ｊ４にはそれぞれ負
荷抵抗Ｒｌ，Ｒ２が接続されている。この超伝導電流ル
ープＬＰ内に永久電流が無い状態と、永久電流が実線方
向又は点線方向に流れている状態とを３値情報に対応さ
せるものである。書込時について説明すると、先ず前の
記憶情報を消去する必要がある為、バイアス線ＢＬにり
セツト電流を流すものである。このりセツト電流ＩＢｌ
はジヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流１Ｃ１，
ＩＣ２の和の（１ｃ１＋ＩＯ２）より大きくするもので
あり、その場合ジヨセフソン接合素子Ｊｌ，Ｊ２は通常
同じ構成であるから、ＩＢｌ〉２１０＝Ｉｃｌ＋Ｉｃ２
のりセツト電流１Ｂ１を流す。それによつてジヨセフソ
ン接合素子Ｊｌ，Ｊ２は電圧状態となり、このりセツト
電流１Ｂ１を零とすると、超伝導電流ループＬＰの永久
電流は殆んど零となる。りセツト電流１Ｂ１を零とした
後、実際にジヨセリフソン接合素子Ｊｌ，Ｊ２が零電圧
状態になるまでの時間は、超伝導電流ループＬＰのイン
ダクタンスをＬ１ジヨセフソン接合素子Ｊｌ，Ｊ２の電
圧状態に於ける抵抗をＲａ，Ｒｂとすると、Ｌ／（Ｒａ
＋Ｒｂ）で決まり、例えばＲａ＝Ｒｂ一０．５Ω，Ｌ＝
１００…とすると、Ｖ（Ｒａ＋Ｒｂ）＝１００ｐＳとな
る。
実施例の説明図であり、ジヨセフソン接合素子Ｊｌ，Ｊ
２を含む超伝導電流ループＬＰにはバイアス線ＢＬが接
続され、書込線ＷＬがジヨセフソン接合素子Ｊｌ，Ｊ２
に近接配置され、読出線ＲＬに接続されたジヨセフソン
接合素子Ｊ３，Ｊ４が超伝導電流ループＬＰに近接配置
され、ジヨセフソン接合素子Ｊ３，Ｊ４にはそれぞれ負
荷抵抗Ｒｌ，Ｒ２が接続されている。この超伝導電流ル
ープＬＰ内に永久電流が無い状態と、永久電流が実線方
向又は点線方向に流れている状態とを３値情報に対応さ
せるものである。書込時について説明すると、先ず前の
記憶情報を消去する必要がある為、バイアス線ＢＬにり
セツト電流を流すものである。このりセツト電流ＩＢｌ
はジヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流１Ｃ１，
ＩＣ２の和の（１ｃ１＋ＩＯ２）より大きくするもので
あり、その場合ジヨセフソン接合素子Ｊｌ，Ｊ２は通常
同じ構成であるから、ＩＢｌ〉２１０＝Ｉｃｌ＋Ｉｃ２
のりセツト電流１Ｂ１を流す。それによつてジヨセフソ
ン接合素子Ｊｌ，Ｊ２は電圧状態となり、このりセツト
電流１Ｂ１を零とすると、超伝導電流ループＬＰの永久
電流は殆んど零となる。りセツト電流１Ｂ１を零とした
後、実際にジヨセリフソン接合素子Ｊｌ，Ｊ２が零電圧
状態になるまでの時間は、超伝導電流ループＬＰのイン
ダクタンスをＬ１ジヨセフソン接合素子Ｊｌ，Ｊ２の電
圧状態に於ける抵抗をＲａ，Ｒｂとすると、Ｌ／（Ｒａ
＋Ｒｂ）で決まり、例えばＲａ＝Ｒｂ一０．５Ω，Ｌ＝
１００…とすると、Ｖ（Ｒａ＋Ｒｂ）＝１００ｐＳとな
る。
従つてりセツト電流１Ｂ１を零とした後、Ｌ／（Ｒａ＋
Ｒｂ）以上の時間が経過してから書込みを行なうもので
あり、バイアス線ＢＬにバイアス電流１Ｂ２を流して書
込線ＷＬに，″１１，″０″，′−１″の３値情報に対
応した書込電流１ｗを流すものである。この場合のバイ
アス電流１Ｂ２は、書込電流１ｗが零の状態に於いて、
ジヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流１Ｃ１，１
Ｃ２よりも小さい値とするものである。
Ｒｂ）以上の時間が経過してから書込みを行なうもので
あり、バイアス線ＢＬにバイアス電流１Ｂ２を流して書
込線ＷＬに，″１１，″０″，′−１″の３値情報に対
応した書込電流１ｗを流すものである。この場合のバイ
アス電流１Ｂ２は、書込電流１ｗが零の状態に於いて、
ジヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流１Ｃ１，１
Ｃ２よりも小さい値とするものである。
第３図は前述のりセツト電流１Ｂ１、バイアス電流１Ｂ
２及び書込電流１ｗの波形の一例を示すもので、書込電
流１ｗは、３値情報が１７のとき実線の如く正極性とす
ると、″０１のときは点線の如く零、“−１”のときは
鎖線の如く負極性とするものである。それによつて超伝
導電流ループＬＰには、永久電流が実線方向、零、点線
方向の３種の状態となり、３値情報が記憶される。第４
図は書込電流１ｗによるジヨセフソン接合素子Ｊｌ，Ｊ
２の臨界電流１Ｃ１，１０２の変化を示すもので、バイ
アス電流Ｂ２を流した状態で書込電流［ｗが零であると
、そのバイアス電流ＩＢ２はジヨセフソン接合素子Ｊｌ
，Ｊ２にほぼ均等に分流し、そのときの状態はＡ点とな
る。１″の情報による書込電流１ｗが流れると、ＢＩＢ
２ｌＢ２の状態となり、１Ｃ１く一，１０２〉一となる
から、ジヨセフソン接合素子Ｊ１は電圧状態へ遷移する
。
２及び書込電流１ｗの波形の一例を示すもので、書込電
流１ｗは、３値情報が１７のとき実線の如く正極性とす
ると、″０１のときは点線の如く零、“−１”のときは
鎖線の如く負極性とするものである。それによつて超伝
導電流ループＬＰには、永久電流が実線方向、零、点線
方向の３種の状態となり、３値情報が記憶される。第４
図は書込電流１ｗによるジヨセフソン接合素子Ｊｌ，Ｊ
２の臨界電流１Ｃ１，１０２の変化を示すもので、バイ
アス電流Ｂ２を流した状態で書込電流［ｗが零であると
、そのバイアス電流ＩＢ２はジヨセフソン接合素子Ｊｌ
，Ｊ２にほぼ均等に分流し、そのときの状態はＡ点とな
る。１″の情報による書込電流１ｗが流れると、ＢＩＢ
２ｌＢ２の状態となり、１Ｃ１く一，１０２〉一となる
から、ジヨセフソン接合素子Ｊ１は電圧状態へ遷移する
。
又“−１″の情報による書込電流１ｗがＩＢ２流れると
、Ｃ点の状態となり、ＩＣｌ〉−，ＩＢ２ＩＣ１〈−と
なるから、ジヨセフソン接合素子Ｊ２は電圧状態へ遷移
する。
、Ｃ点の状態となり、ＩＣｌ〉−，ＩＢ２ＩＣ１〈−と
なるから、ジヨセフソン接合素子Ｊ２は電圧状態へ遷移
する。
第５図Ａ，ｂはジヨセフソン接合素子Ｊｌ，Ｊ２の電流
１１，１２対電圧Ｖｌ，２特性を示すもので、書込電流
１ｗ＝″１１のとき、ジヨセフソン接合素子Ｊ１はＡ１
点から電圧状態に遷移する。
１１，１２対電圧Ｖｌ，２特性を示すもので、書込電流
１ｗ＝″１１のとき、ジヨセフソン接合素子Ｊ１はＡ１
点から電圧状態に遷移する。
しかし、ジヨセフソン接合素子Ｊ２が並列に接続されて
いるので、ジヨセフソン接合素子Ｊ１だけ電圧状態にと
どまることができず、矢印方向に動作点が移動してＡ′
点に達する。それと同時に、ジヨセフソン接合素子Ｊｌ
，Ｊ２を流れる電流の和はバイアス電流１Ｂ２でなけれ
ばならないことにより、ジヨセフソン接合素子Ｊ２はＡ
２点からＡＩへ移動し、その結果１１冫０，１２≧ＩＢ
２となる。その後バイアス電流１Ｂ２が零になると、１
１，１２はほぼＩＢ２／２だけ減少するので、１１）−
１Ｂ２／２１２冫１Ｂ２／２となる。従つて第２図の実
線矢印方向に永久電流が流れることになる。又１−１″
の情報による書込電流１ｗの場合は、前述の動作と反対
の動作により、第２図の点線矢印方向に永久電流が流れ
、又″ゲの情報に対しては、書込電流１ｗが零であるの
で、永久電流は零となる。
いるので、ジヨセフソン接合素子Ｊ１だけ電圧状態にと
どまることができず、矢印方向に動作点が移動してＡ′
点に達する。それと同時に、ジヨセフソン接合素子Ｊｌ
，Ｊ２を流れる電流の和はバイアス電流１Ｂ２でなけれ
ばならないことにより、ジヨセフソン接合素子Ｊ２はＡ
２点からＡＩへ移動し、その結果１１冫０，１２≧ＩＢ
２となる。その後バイアス電流１Ｂ２が零になると、１
１，１２はほぼＩＢ２／２だけ減少するので、１１）−
１Ｂ２／２１２冫１Ｂ２／２となる。従つて第２図の実
線矢印方向に永久電流が流れることになる。又１−１″
の情報による書込電流１ｗの場合は、前述の動作と反対
の動作により、第２図の点線矢印方向に永久電流が流れ
、又″ゲの情報に対しては、書込電流１ｗが零であるの
で、永久電流は零となる。
読出しは、読出線ＲＬに読出電流１ｓを流すことにより
行なわれるもので、ジヨセフソン接合素子Ｊ３，Ｊ４の
臨界電流が超伝導電流ループＬＰに流れる永久電流によ
り、第４図について説明したと同様の関係で変化するの
で、永久電流の状態によつてジヨセフソン接合素子Ｊ３
，Ｊ４の何れか一方が電圧状態になるか又は而方共零電
圧状態のままであるかが決まる。
行なわれるもので、ジヨセフソン接合素子Ｊ３，Ｊ４の
臨界電流が超伝導電流ループＬＰに流れる永久電流によ
り、第４図について説明したと同様の関係で変化するの
で、永久電流の状態によつてジヨセフソン接合素子Ｊ３
，Ｊ４の何れか一方が電圧状態になるか又は而方共零電
圧状態のままであるかが決まる。
その結果電流１Ｒの方向が実線矢印か又は点線矢印か又
は零となる。従つて読出線に読出電流１ｓを流して電流
１Ｒの状態により３値情報を読出すことができる。なお
電圧として読出信号を取出す場合は、電流Ｒの流れる線
に抵抗を挿入すれば良いことになる。第６図は第２図に
示すジヨセフソン接合素子を用いた記憶素子の概略斜視
図を示し、第２図の符号と同一符号は同一部分を示すも
のである。なお各線の交叉部分及び重合部分は周知゜の
クロスオーバ技術等により相互に絶縁されているもので
ある。以上説明したように、本発明は、２個のジヨセフ
ソン接合素子Ｊｌ，Ｊ２を含む超伝導電流ループＬＰを
有する記憶素子に、先ずジヨセフソン結合素子Ｊｌ，Ｊ
２の臨界電流の和より大きいりセツト電流Ｂ１を流し、
それによつて既に記憶されている内容を消去し、次にジ
ヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流より小さいバ
イアス電流ＩＢ２を流し、且つ書込線ＷＬに３値論理情
報に対応して、正、負、零の何れかの書込電流１ｗを流
し、それによつて超伝導電流ループＬＰに右回り、左回
り，零の何れかの状態の永久電流が流れるようにして、
それらの３種の状態を３値論理情報として記憶させるも
のであり、その３値論理情報は、超伝導電流ループＬＰ
に近接配置した２個のジヨセフソン接合素子Ｊ３，Ｊ４
をゲートとして非破壊で読出すことができる。従つて、
ジヨセフソン接合素子を用いた記憶素子に３値論理情報
を記憶させることができ、ジヨセフソン接合素子を用い
た利点と共に３値論理を用いた利点とを発揮させること
ができるものである。
は零となる。従つて読出線に読出電流１ｓを流して電流
１Ｒの状態により３値情報を読出すことができる。なお
電圧として読出信号を取出す場合は、電流Ｒの流れる線
に抵抗を挿入すれば良いことになる。第６図は第２図に
示すジヨセフソン接合素子を用いた記憶素子の概略斜視
図を示し、第２図の符号と同一符号は同一部分を示すも
のである。なお各線の交叉部分及び重合部分は周知゜の
クロスオーバ技術等により相互に絶縁されているもので
ある。以上説明したように、本発明は、２個のジヨセフ
ソン接合素子Ｊｌ，Ｊ２を含む超伝導電流ループＬＰを
有する記憶素子に、先ずジヨセフソン結合素子Ｊｌ，Ｊ
２の臨界電流の和より大きいりセツト電流Ｂ１を流し、
それによつて既に記憶されている内容を消去し、次にジ
ヨセフソン接合素子Ｊｌ，Ｊ２の臨界電流より小さいバ
イアス電流ＩＢ２を流し、且つ書込線ＷＬに３値論理情
報に対応して、正、負、零の何れかの書込電流１ｗを流
し、それによつて超伝導電流ループＬＰに右回り、左回
り，零の何れかの状態の永久電流が流れるようにして、
それらの３種の状態を３値論理情報として記憶させるも
のであり、その３値論理情報は、超伝導電流ループＬＰ
に近接配置した２個のジヨセフソン接合素子Ｊ３，Ｊ４
をゲートとして非破壊で読出すことができる。従つて、
ジヨセフソン接合素子を用いた記憶素子に３値論理情報
を記憶させることができ、ジヨセフソン接合素子を用い
た利点と共に３値論理を用いた利点とを発揮させること
ができるものである。
第１図は従来のジヨセフソン接合素子を用いた記憶素子
の回路、第２図は本発明の実施例の回路、第３図は書込
動作説明用波形図、第４図はジヨセフソノ接合素子の臨
界電流の書込電流による依存特性説明図、第５図はジヨ
セフソン接合素子の電流対電圧特性による動作点の説明
図、第６図は第２図に対応する実施例の概略斜視図であ
る。
の回路、第２図は本発明の実施例の回路、第３図は書込
動作説明用波形図、第４図はジヨセフソノ接合素子の臨
界電流の書込電流による依存特性説明図、第５図はジヨ
セフソン接合素子の電流対電圧特性による動作点の説明
図、第６図は第２図に対応する実施例の概略斜視図であ
る。
Claims (1)
- １ ２個のジョセフソン接合素子を含む超伝導電流ルー
プを有する記憶素子に於いて、前記ジョセフソン接合素
子の臨界電流の和より大きいリセット電流を前記超伝導
電流ループに流して永久電流による記憶情報を消去し、
次に前記ジョセフソン接合素子の臨界電流より小さいバ
イアス電流を流し、且つ前記ジョセフソン接合素子に近
接配置した書込線に、３値論理情報に対応した書込電流
を流し、それによつて前記超伝導電流ループに右回りか
左回りの永久電流を流すか又は永久電流無しの３種の何
れかの状態として、３値論理情報を記憶することを特徴
とするジョセフソン接合素子を用いた３値論理記憶方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52143187A JPS5953638B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52143187A JPS5953638B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5475238A JPS5475238A (en) | 1979-06-15 |
| JPS5953638B2 true JPS5953638B2 (ja) | 1984-12-26 |
Family
ID=15332892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52143187A Expired JPS5953638B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953638B2 (ja) |
-
1977
- 1977-11-29 JP JP52143187A patent/JPS5953638B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5475238A (en) | 1979-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597096B2 (ja) | 超電導セル及び該セルを用いたメモリ・アレイ | |
| US2695993A (en) | Magnetic core logical circuits | |
| JPS5953638B2 (ja) | ジヨセフソン接合素子を用いた３値論理記憶方式 | |
| US6233171B1 (en) | Superconducting magnetoresistive memory element using controlled exchange interaction | |
| US2935738A (en) | Magnetic core circuits | |
| US3160863A (en) | Magnetoresistive storage device | |
| US3093748A (en) | Superconductive circuits controlled by superconductive persistent current loops | |
| US2943301A (en) | Magnetic shift register | |
| US3320592A (en) | Associative memory system | |
| US3196408A (en) | Superconductive storage circuits | |
| KR950034873A (ko) | 기억장치 | |
| JPS5953639B2 (ja) | ジヨセフソン接合素子を用いた３値論理記憶素子 | |
| GB873624A (en) | Data storage devices | |
| JPH0334155B2 (ja) | ||
| US3328786A (en) | Magnetic analog signal integrator | |
| Edwards et al. | Ferrite-core memory systems with rapid cycle times | |
| Nitzan | Models of elastic and inelastic flux switching | |
| JPS63244892A (ja) | 超電導リ−ドオンリ−メモリ | |
| US2861260A (en) | Reading saturable cores | |
| Looney | Recent advances in magnetic devices for computers | |
| Das et al. | A generalized HSPICE macro-model for pseudo-spin-valve GMR memory bits | |
| US3226699A (en) | Magnetic universal logical circuit | |
| US4246648A (en) | Phase controlled replicate/swap gate for bubble memories | |
| Rhoderick | Low temperature storage elements | |
| US3212073A (en) | Magnetic storage |