JPS596504B2 - 半導体素子および半導体素子製作用マスク - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体素子ならびに半導体素子製作用マスク
特に、チツプをウエハから切り出した位置を確認可能な
半導体素子、ならびに、この種半導体素子の製作に用い
る半導体製作用マスクに関するものである。

半導体素子は、一枚のウエハ上で製作上必要な各工程が
実施され、全工程が終つた後に、百個以上のチツプに分
離される。

そして、半導体素子の製作工程中には、ウエハ全体に均
一な条件を確保することが非常に困難な作業が多く、谷
素子間の特性のバラツキを押えることが非常に大きな技
術的課題となつている。このことは新しい素子を開発す
る場合、あるいは、原価低減などの目的で大きなウエハ
から多数の素子を切り出す場合Ｑこは、特に重大な問題
となつている。例えば、第１図は最も単純化した半導体
ひずみ素子を示すもので、この素子１は、シリコン基板
の表面に０．５〜１μの薄い二酸化硅素（ＳｉＯ２）よ
りなる酸化絶縁膜がもうけられ、素子中央部のＳｉＯ，
膜裏面に拡散等により作成された不純物濃度の高い半導
体ゲージ２が形成されており、その両端のコンタクト部
３の部分はＳｉＯ２膜が部分的に孔あけされており、そ
の孔を通して蒸着などの方法で形成された電極パツド４
と電気的な導通がとられている。

このような半導体ひずみ素子の処理、製作プロセスにお
ける条件のバラツキなどは、半導体ひずみ素子のゲージ
抵抗のバラツキ、コンタクト部における有極性、ゲージ
間の、例えば、ｐ−ｎ接合による絶縁の破壊などの諸問
題の原因となり、また、使用するガラスマスクの精度な
どは、直接谷層の位置ずれ、コンタクト抵抗、ゲージ抵
抗のバラツキなどの原因となる。従つて、これらの半導
体ひずみ素子の特性不良の原因を究明し、また品質を十
分に管理してゆくためには、各素子のウエハ状態におけ
る位置と素子の特性との相関を知ることが必要となる。
このため、ウエハから切り出すチツプの数が少ない場合
には、チツプにウエハ上の位置を示す番号を表示する試
みもなされている。

ここで、一枚のウエハから多数の半導体素子を作成する
工程を考えて見ると、この工程では、所謂、ガラスマス
クが用いられる。ガラスマスクは、始めに、１つの半導
体素子の作成に必要なパターンの拡大図をつくり、これ
を写真などの方法を用いて縮少し、高精度な縮少パター
ンを作成し、このパターンをガラス上にりヒーターでマ
トリツクス状にくり返し印刷し作成される。従つて、谷
素子は全く同一のパターンとなる。このガラスマスクを
用い半導体処理を行ない、谷素子をチツプ状に切り出し
た場合には、谷素子を区別できるものはなにもない。従
つて、このようなガラスマスクを使用する場合に、各素
子を区別する記号をマスクに入れる必要がある場合には
、りヒーターでマトリツクスを作成した後に、ガラスマ
スク上の各素子に番号を追加印刷していた。第１図の５
は素子番号を示すもので、この番号をウエハ内のチツプ
の位置に対応づけをしておけば、この素子のウエハから
の切り出し位置を知ることが可能である。しかし、この
方法は、りヒーターでマトリックスを作成した後行なわ
れるものであるため、その作業は極めて困難であり、数
字２桁の表示が限界であつて、実用性はなく、数字３桁
になると殆んど実用不可能である。

しかし、実用上の一枚のウニハからのチツプの切出し数
は百以上になることも多く、そのため、ウエハ上のチツ
プ位置を確認するためには、多数の素子の中の代表的位
置にあるものをサンプリングして、その数枚のチツプを
混合しないようチツプ番号を記入した特別の治具に入れ
分割管理する方法などで管理が行なわれていた。従つて
、全数管理はもとより、サンプリング方式においても、
その処理工程で多大の余計な時間と労力を消費しており
、半導体素子の品質管理を完全に行なうことができず、
作業性も悪かつた。本発明の目的は、半導体素子のウエ
ハから切り出した位置の読取りが容易で、製作の容易な
半導体素子及びこの半導体素子の製作に用いる半導体素
子製作用マスクを提供することにあり、第１の発明の半
導体素子はウエハを基盤目状に切断して得られる個々の
チツプの面状に、これらチツプの前記ウエハ上の切り出
し位置の表示を有する半導体素子において、前記表示が
前記個々のチツプ上に形成された前記基盤目を表わす２
次元マトリツクス又は該２次元マトリツクスを複数個に
分割した１次元マトリツクスよりなるチツプ切り出し位
置表示欄と、それぞれのチツプの該チツプ切り出し位置
表示欄のマトリツクス中の前記ウエハ上の切り出し位置
に該当する部分を表示する１又は２個のマークとからな
つていることを特徴とし、第２の発明の半導体素子製作
用マスクは、一枚のウエハを基盤目状に切断して得られ
る個々のチツプの面上に、これらチツプの前記ウエハ上
の切り出し位置の表示を有する半導体素子の製作に使用
されるマスクにおいて、該マスクが、前記個々のチツプ
上に、前記基盤目を表わす２次元マトリツクス又は該２
次元マトリツクスを複数個に分割した１次元マトリツク
スよりなるチツプ切り出し位置表示欄を形成するための
パターンを有することを特徴とするものである。

以下、実施例を図面によつて説明する。

第２図は本発明の半導体素子のＬ実施例を示すもので、
第１図と同様に、最も単純化した半導体ひずみ素子を示
すもので、第１図と異なるところは、素子１の表面に第
１図の数字５の代りにチツプ切り出し位置表示欄６を有
し、この中にマーク７が表示されている点である。

向、この場合はマーク表示欄６を素子の表面に設けた例
を示したが素子の裏面にもうけてもよい。第３図はこの
半導体ひずみ素子作成の際用いられるガラスマスク８を
示すもので１３行１３列で、１６９個の素子形成に用い
られるものであるが、第２図のマーク表示欄６はこのガ
ラスマスク８と同一の配列９をもつマトリツクスより形
成されている。従つて、マーク表示欄６のマーク７をウ
エハ上のチツプ位置に対応づけておけば、このマーク７
を見るだけでその素子のウエハからの切り出し位置を知
ることができる。このマーク表示欄６は半導体ひずみ素
子のパターンと同様にりヒーターで印刷することができ
るので、その後、リピートパターンの各素子のマーク表
示欄６を塗りつぶすか、あるいは適当なマークをつける
ことによつて素子作成用のガラスマスクを作成すること
ができる。この場合には、ノ数字を記入するのと異なり
、単にマークを記入するだけであり、かつ、一点の記入
のみでウエハ上のチツプ切出し位置が表示できるので、
２桁のみならず３桁の表示も可能であり、かつ、マーク
表示欄６がウエハ上のチツプ配列と同一となつているの
で、マーク１の記入も容易である。

また、個個のチツプに対するマークの記入は点の記入の
みによつて行なわれるので、使用されるマーク記入用の
マスクの製作は第１図に示すような数字を用いる場合の
マスクにくらべて非常に簡単である。従つて、このよう
なマーク表示欄を有する半導体素子は、谷素子をバラバ
ラにする場合にも、番号をつけた治具に入れる必要はな
く、チツプ切断、洗浄、エツチング、抵抗値測定、接着
など全ての工程における労力と時間を大巾に短縮でき、
作業性が向上できる。マーク表示欄６は、行あるいは列
の数が非常に多い場合、あるいは巾が狭い場合で、マー
ク７の位置の読み取りが容易でない場合には、例えば、
第４図に示すように、行あるいは列の各々、あるいは適
当な個所に、それらの番号１０，１１等を付けるとよい
。

第４図の例には図の左上部を基準点０とし２次元マトリ
ツクスの行、列に基準点０から５又は１０目盛り目であ
ることを示す記号５，１０が付してある状態が示してあ
る。また、マーク表示欄は、基盤目状のみならず、例え
ば、第５図に示す如く、丸枠１２を配列せしめた配列の
ようにウエハ上のチツプの配列に近似する配列でもよく
、素子形状又はその他の状況に応じて適切な形状を選択
すればよい。

第６図は、他の実施例を示すもので、第２図に示した半
導体ひずみ素子のように、素子内に基盤目状のマーク表
示欄をも一うけるスペースがない場合に適した構成を示
すもので、素子内が回路部１３によつて埋められ２次元
マトリツクスのスペースがない場合であつて、回路部１
３の外側にそれぞれ１次示マトリツクスよりなるマーク
表示欄１４及び１５をもうけたものである。

この１次元マトリツクス１４及び１５を２次元マトリツ
クスの行及び列マトリツクスに対応せしめれば、２次元
マトリツクス上の位置を、２個の１次元マトリツクスの
それぞれに記入された２個のマーク１６及び１７で表示
することができる。第７図は、さらに他の実施例を示す
もので、例えば、同図イに示す３行３列のマトリツクス
を同図口，への如く、行、列で分けて直列にしたもの、
或いは、同図二，ホの如く、行、列に分けて一定の間隔
をもつて配列したものを用いることもできる。

この場合には、同図に見られる如く、行あるいは列を表
示する文字または番号等を補助番号として付記すると判
別が容易となる。向、マーク表示欄は、一般の半導体素
子を作成する場合、チツプ表面にＳｉＯ２などの酸化絶
縁膜を形成し、その上にアルミニウム（Ａｌ）などの電
極パツドを蒸着などの方法により形成する場合が多いこ
と、また、電極パツドの方が、酸化絶縁膜等よりも境界
線が肉眼や光学顕微鏡で判別が容易である点から、これ
らの実施例では、マーク表示欄及びマークは電極パツド
と同一材料により形成した。

従つて、特に新しいプロセスの追加を必要としない。な
お、この半導体製作用に用いられるマスクには、上述の
各種マーク表示欄を形成するためのパターンを有するも
のであることは言う迄もなく、また、ガラスマスクのみ
ならず、他の材料を用いたマスクを用いることもでき、
同様に所期の目的を達成することができる。

以上の如く、本発明半導体素子は一枚のウエハ内のチツ
プの数が非常に多い場合にも、確実に素子のウエハ上の
位置を確認でき、従つて、半導体素子の特性不良の原因
究明あるいは品質管理上の労力と時間を大巾に節約可能
であり、かつ、本発明半導体素子製作用マスクは、この
ような半導体素子の製作を可能とするものであり、半導
体素子製造に広く応用できるもので、工業的効果の大な
るものである。

【図面の簡単な説明】

第１図は従来の半導体素子の一例の平面図、第２図は本
発明半導体素子の一実施例の平面図、第３図は半導体素
子製造用ガラスマスクの平面図、第４図は本発明半導体
素子の他の実施例の要部説明図、第５図、第６図はそれ
ぞれ同じく他の実施例の要部説明図、第７図は同じく他
の実施例の要部の構成方法を示す説明図である。 符号の説明、１・・・・・・半導体素子、６・・・・・
・マーク表示欄、７・・・・・・マーク。

Claims (1)

1. 【特許請求の範囲】 １ 一枚のウェハを碁盤目状に切断して得られる個々の
   チップの面状に、これらチップの前記ウェハ上の切り出
   し位置の表示を有する半導体素子において、前記表示が
   前記個々のチップ上に形成された前記碁盤目を表わす２
   次元マトリックス又は該２次元マトリックスを複数個に
   分割した１次元マトリックスよりなるチップ切り出し位
   置表示欄と、それぞれのチップの該チップ切り出し位置
   表示欄のマトリックス中の前記ウェハ上の切り出し位置
   を表示する１又は２個のマークとからなることを特徴と
   する半導体素子。 ２ 前記２次元マトリックスが前記ウェハ上のチップの
   配列と同一の配列よりなる特許請求の範囲第１項記載の
   半導体素子。 ３ 前記１次元マトリックスが、２次元マトリックスを
   分割した行、列マトリックスで、前記チップの外周辺に
   設けられている特許請求の範囲第１項記載の半導体素子
   。 ４ 前記２次元マトリックス又は前記１次元マトリック
   スが、それぞれの行、列に基準点からの順位を示す記号
   を有している特許請求の範囲第１項記載の半導体素子。 ５ 前記２次元マトリックス又は前記１次元マトリック
   スが前記半導体素子の電極と同一方法で形成されている
   特許請求の範囲第１項から第４項までの何れか一項記載
   の半導体素子。 ６ 一枚のウェハを碁盤目状に切断して得られる個々の
   チップの面状に、これらチップの前記ウェハ上の切り出
   し位置の表示を有する半導体素子の製作に使用されるマ
   スクにおいて、該マスクが、前記個々のチップ上に前記
   碁盤目を表わす２次元マトリックス又は該２次元マトリ
   ックスを複数個に分割した１次元マトリックスよりなる
   チップ切り出し位置表示欄を形成するためのパターンを
   有することを特徴とする半導体素子製作用マスク。 ７ 前記２次元マトリックスが、前記ウェハ上のチップ
   の配列と同一の配列よりなる特許請求の範囲第６項記載
   の半導体素子製作用マスク。 ８ 前記１次元マトリックスが、２次元マトリックスを
   分割した行、列マトリックスで、前記チップの外周辺に
   設けられている特許請求の範囲第６項記載の半導体素子
   製作用マスク。 ９ 前記２次元マトリックス又は前記１次元マトリック
   スが、それぞれの行、列に基準点からの順序を示す記号
   を有している特許請求の範囲第６項記載の半導体素子製
   作用マスク。 １０ 前記パターンが、前記半導体素子の電極製作用の
   パターンと同一マスク上に形成されている特許請求の範
   囲第６項から第９項までの何れか一項記載の半導体素子
   製作用マスク。 １１ 前記マスクが、ガラスマスクである特許請求の範
   囲第６項から第１０項までの何れか一項記載の半導体素
   子製作用マスク。