JPS596505B2 - 半導体基板への不純物の拡散方法 - Google Patents
半導体基板への不純物の拡散方法Info
- Publication number
- JPS596505B2 JPS596505B2 JP52016972A JP1697277A JPS596505B2 JP S596505 B2 JPS596505 B2 JP S596505B2 JP 52016972 A JP52016972 A JP 52016972A JP 1697277 A JP1697277 A JP 1697277A JP S596505 B2 JPS596505 B2 JP S596505B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon substrate
- semiconductor substrate
- diffusion
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、三重拡散メサ型トランジスタのベース拡散処
理あるいは、整流素子のアノードもしくはカソード領域
を形成する拡散処理のように、半導体基板の一方の表面
全域から半導体基板内へ不純物を拡散する方法に関する
ものである。
理あるいは、整流素子のアノードもしくはカソード領域
を形成する拡散処理のように、半導体基板の一方の表面
全域から半導体基板内へ不純物を拡散する方法に関する
ものである。
たとえば、三重拡散メサ型NPNトランジスタのベース
領域(第2図の4)の形成は、第1図で示すように、N
型シリコン基板1の一方の側にN+型の高不純物濃度領
域2を形成したのち、反対側の表面からP型の不純物を
全面拡散することによつて形成されるのが普通である。
領域(第2図の4)の形成は、第1図で示すように、N
型シリコン基板1の一方の側にN+型の高不純物濃度領
域2を形成したのち、反対側の表面からP型の不純物を
全面拡散することによつて形成されるのが普通である。
なお、このベース領域4を形成するためのP型不純物の
拡散に際しては、裏面に形成されたN+型拡散領域2か
らN型不純物が外部へ拡散するいわゆるアウトデイフユ
ージヨンを防止するとともに、P型の不純物がN+型領
域内へ拡散することを防止するべく、裏面全域を酸化膜
3で覆い、こののち拡散処理を施している。因に、N型
シリコン基板1は、表面が鏡面研磨され、一方、裏面が
JIS#1200ラップにより粗面化され、厚さが19
0μm程度の円板状であり、その裏面から燐を拡散して
形成したN+型拡散領域2は、拡散深さが約100tt
m、表面濃度が約1020C−lrL−3程度である。
ところで、かかるシリコン基板を、べ「ス拡散処理工程
で長時間にわたり高温(1200℃程度)加熱すると、
シリコン基板1とその裏面を覆う酸化膜3との熱膨張係
数が異るためにバイメタル現象が起り、ベース拡散処理
が施されたシリコン基板には反りが生じる。第2図は、
ベース領域が形成されたシリコン基板の体感を示す図で
、図示するようにP型ベース領域4の形成された側が凸
面となる如くシリコン基板は反る。かかるシリコン基板
の反りによつて、シリコン基板内には応力が発生し、拡
散処理工程でシリコン基板を収容する石英ボートとの接
触部分など応力の集中しやすい部分を起点にして、スリ
ップと称される格子欠陥が線状に発生する。第3図は、
その一般的な例であり、スリップライン5はシリコン基
板の周辺から結晶軸に沿つて直線的に発生する。
拡散に際しては、裏面に形成されたN+型拡散領域2か
らN型不純物が外部へ拡散するいわゆるアウトデイフユ
ージヨンを防止するとともに、P型の不純物がN+型領
域内へ拡散することを防止するべく、裏面全域を酸化膜
3で覆い、こののち拡散処理を施している。因に、N型
シリコン基板1は、表面が鏡面研磨され、一方、裏面が
JIS#1200ラップにより粗面化され、厚さが19
0μm程度の円板状であり、その裏面から燐を拡散して
形成したN+型拡散領域2は、拡散深さが約100tt
m、表面濃度が約1020C−lrL−3程度である。
ところで、かかるシリコン基板を、べ「ス拡散処理工程
で長時間にわたり高温(1200℃程度)加熱すると、
シリコン基板1とその裏面を覆う酸化膜3との熱膨張係
数が異るためにバイメタル現象が起り、ベース拡散処理
が施されたシリコン基板には反りが生じる。第2図は、
ベース領域が形成されたシリコン基板の体感を示す図で
、図示するようにP型ベース領域4の形成された側が凸
面となる如くシリコン基板は反る。かかるシリコン基板
の反りによつて、シリコン基板内には応力が発生し、拡
散処理工程でシリコン基板を収容する石英ボートとの接
触部分など応力の集中しやすい部分を起点にして、スリ
ップと称される格子欠陥が線状に発生する。第3図は、
その一般的な例であり、スリップライン5はシリコン基
板の周辺から結晶軸に沿つて直線的に発生する。
また、シリコン基板の裏面を覆う酸化膜の厚みを増すこ
とによつて、強いバイメタル現象を起すと、応力は、基
板の中心部に集中し、第4図で示すようにスリツプライ
ン5は中心部にあられれ、周辺部では減少する傾向を示
す。このスリツプラインは、結晶格子が結晶軸面に沿つ
て辷り、この辷つた面に沿つて結晶格子がくずれて生じ
るものであり、エツチングによつて、エツチピツトが連
つて発生することから容易に観察できる。このようなス
リツプラインを持つシリコン基板でトランジスタを製作
した場合、欠陥面が電流担体の再結合中心の群として作
用するため、製作されたトランジスタの耐電圧特性の劣
化、リーク電流の増加あるいは電流増幅率の低下など幾
多の不都合が生じる。
とによつて、強いバイメタル現象を起すと、応力は、基
板の中心部に集中し、第4図で示すようにスリツプライ
ン5は中心部にあられれ、周辺部では減少する傾向を示
す。このスリツプラインは、結晶格子が結晶軸面に沿つ
て辷り、この辷つた面に沿つて結晶格子がくずれて生じ
るものであり、エツチングによつて、エツチピツトが連
つて発生することから容易に観察できる。このようなス
リツプラインを持つシリコン基板でトランジスタを製作
した場合、欠陥面が電流担体の再結合中心の群として作
用するため、製作されたトランジスタの耐電圧特性の劣
化、リーク電流の増加あるいは電流増幅率の低下など幾
多の不都合が生じる。
本発明は、上記の不都合を排除するべくなされたもので
あり、半導体基板の片側にのみ全面拡散処理を施す拡散
処理工程で顕著になるバイメタル現象を抑圧することが
でき、したがつて、半導体基板の反りに起因するスリツ
プラインの発生を阻止することのできる半導体基板への
不純物の拡散方法を提供するものである。
あり、半導体基板の片側にのみ全面拡散処理を施す拡散
処理工程で顕著になるバイメタル現象を抑圧することが
でき、したがつて、半導体基板の反りに起因するスリツ
プラインの発生を阻止することのできる半導体基板への
不純物の拡散方法を提供するものである。
本発明の特徴は、一方の面が酸化膜で覆われてなる半導
体基板の他方の面よりN型もしくはP型不純物を全面拡
散するにあたり、半導体基板の一方の面を覆う酸化膜よ
り薄い酸化膜または窒化膜等の被膜で半導体基板の他方
の面全域を覆い、同被膜を通しての不純物の拡散をなす
ことにある。
体基板の他方の面よりN型もしくはP型不純物を全面拡
散するにあたり、半導体基板の一方の面を覆う酸化膜よ
り薄い酸化膜または窒化膜等の被膜で半導体基板の他方
の面全域を覆い、同被膜を通しての不純物の拡散をなす
ことにある。
以下に図面を参照して本発明を詳細に説明する。第5図
は、本発明の方法によりベース拡散領域が形成される三
重拡散メサ型NPNトランジスタのベース拡散処理を施
す直前の状態を示す図であり、図示するように、N型シ
リコン基板1の表面全域には、裏面すなわちN+型拡散
領域2の表面全域を覆う酸化膜3よりも薄い被覆たとえ
ば絶縁被膜6が形成されている。第6図は、第5図で示
したシリコン基板に対してP型不純物たとえば硼素を用
いたベース拡散処理を施した後のシリコン基板の断面図
であり、図示するように、薄い絶縁被膜6を通して硼素
がN型シリコン基板1の中へ拡散し、P型ベース領域7
が形成される〇かかる本発明の方法によれば、シリコン
基板と酸化膜3との熱膨張係数の差に基くバイメタル現
象は依然として発生してはいるが、シリコン基板1と絶
縁被膜6との熱膨張係数の差に基くバイメタル現象が新
たに発生しており、しかも両現象によつて半導体基板に
これを反らせるべく作用する力の方向が相反する方向で
あるため、これらが相殺し合い、したがつて、シリコン
基板1には、スリツプラインが発生するほどの反りは発
生しない。
は、本発明の方法によりベース拡散領域が形成される三
重拡散メサ型NPNトランジスタのベース拡散処理を施
す直前の状態を示す図であり、図示するように、N型シ
リコン基板1の表面全域には、裏面すなわちN+型拡散
領域2の表面全域を覆う酸化膜3よりも薄い被覆たとえ
ば絶縁被膜6が形成されている。第6図は、第5図で示
したシリコン基板に対してP型不純物たとえば硼素を用
いたベース拡散処理を施した後のシリコン基板の断面図
であり、図示するように、薄い絶縁被膜6を通して硼素
がN型シリコン基板1の中へ拡散し、P型ベース領域7
が形成される〇かかる本発明の方法によれば、シリコン
基板と酸化膜3との熱膨張係数の差に基くバイメタル現
象は依然として発生してはいるが、シリコン基板1と絶
縁被膜6との熱膨張係数の差に基くバイメタル現象が新
たに発生しており、しかも両現象によつて半導体基板に
これを反らせるべく作用する力の方向が相反する方向で
あるため、これらが相殺し合い、したがつて、シリコン
基板1には、スリツプラインが発生するほどの反りは発
生しない。
ところで、本発明の方法では、被膜を通して不純物の拡
散がなされるため、技術的に考慮しなければならない事
柄が発生する。すなわち、絶縁被膜6を形成するにあた
り、膜厚をこの膜とシリコン基板との間で生じるバイメ
タル現象の強さが、酸化膜3とシリコン基板との間で生
じ。るバイメタル現象の強さと同等程度となり、しかも
、絶縁被膜を通して不純物の拡散が可能である厚さに選
定することである。次表は、次のような条件をみたす膜
厚を検討するため、裏面に1,2μmの酸化膜が形成さ
れてなるシリコン基板の表面に形成する絶縁被膜(Si
O2膜)の厚みを変化させ、封管法を駆使して1200
℃の温度下で8時間にわたり硼素の拡散を行つた実験結
果を示す。
散がなされるため、技術的に考慮しなければならない事
柄が発生する。すなわち、絶縁被膜6を形成するにあた
り、膜厚をこの膜とシリコン基板との間で生じるバイメ
タル現象の強さが、酸化膜3とシリコン基板との間で生
じ。るバイメタル現象の強さと同等程度となり、しかも
、絶縁被膜を通して不純物の拡散が可能である厚さに選
定することである。次表は、次のような条件をみたす膜
厚を検討するため、裏面に1,2μmの酸化膜が形成さ
れてなるシリコン基板の表面に形成する絶縁被膜(Si
O2膜)の厚みを変化させ、封管法を駆使して1200
℃の温度下で8時間にわたり硼素の拡散を行つた実験結
果を示す。
なお、管内に配置した不純物源の硼素濃度は、2.5×
1020cTn−3に調整され、また、炉温は、徐熱徐
冷するプログラムで制御され、急激な温度変化による影
響を避けた。
1020cTn−3に調整され、また、炉温は、徐熱徐
冷するプログラムで制御され、急激な温度変化による影
響を避けた。
この結果から明らかなように、膜厚が300λ以上にな
るとスリツプラインの発生を抑圧する効果がみられる。
るとスリツプラインの発生を抑圧する効果がみられる。
また、膜厚の上限は、基本的には、裏面の酸化膜の厚み
より小であればよいが、あまり厚くした場合には、拡散
領域の表面不純物濃度が低くなり、拡散領域へ直接電極
を付設した場合の接触抵抗が高くなる。良好な接触状態
を得るために必要な表面不純物濃度は1018?−3程
度以上であり、このこととスリツプライン発生の抑圧効
果を考慮した場合、絶縁被膜6の厚みを1000八〜3
000人程度に選定することが効果的である。以上説明
してきたように、本発明の方法によれば、スリツプライ
ンの発生を抑圧して全面拡散処理を半導体基板に施すこ
とが可能になる。
より小であればよいが、あまり厚くした場合には、拡散
領域の表面不純物濃度が低くなり、拡散領域へ直接電極
を付設した場合の接触抵抗が高くなる。良好な接触状態
を得るために必要な表面不純物濃度は1018?−3程
度以上であり、このこととスリツプライン発生の抑圧効
果を考慮した場合、絶縁被膜6の厚みを1000八〜3
000人程度に選定することが効果的である。以上説明
してきたように、本発明の方法によれば、スリツプライ
ンの発生を抑圧して全面拡散処理を半導体基板に施すこ
とが可能になる。
なお、本発明はその目的からして、バイメタル現象が生
じ不純物の拡散が可能な被膜であれば酸化膜、窒化膜等
の絶縁膜以外の被膜を使用することも当然可能である。
以上の説明は、不純物として硼素を用いた場合を例にな
されたのであるが、他の不純物、例えば、燐、砒素、ア
ルミニウムを用いることもできる。特に、不純物として
アルミニウムを用いた場合には、絶縁被膜の厚さが20
00八程度までは、不純物源の濃度を高めなくても、絶
縁被膜のない場合と同程度の表面不純物濃度の得られる
ことが確認された。さらに、本発明は、開管法にも適用
可能であり、開管法による場合は、半導体基板の配置さ
れた雰囲気中には不純物が過剰に存在するため、封管法
による場合のように不純物源の量に留意する必要はない
。
じ不純物の拡散が可能な被膜であれば酸化膜、窒化膜等
の絶縁膜以外の被膜を使用することも当然可能である。
以上の説明は、不純物として硼素を用いた場合を例にな
されたのであるが、他の不純物、例えば、燐、砒素、ア
ルミニウムを用いることもできる。特に、不純物として
アルミニウムを用いた場合には、絶縁被膜の厚さが20
00八程度までは、不純物源の濃度を高めなくても、絶
縁被膜のない場合と同程度の表面不純物濃度の得られる
ことが確認された。さらに、本発明は、開管法にも適用
可能であり、開管法による場合は、半導体基板の配置さ
れた雰囲気中には不純物が過剰に存在するため、封管法
による場合のように不純物源の量に留意する必要はない
。
また、半導体基板はシリコンに限られるものではなく、
ゲルマニウム基板あるいは化合物半導体基板であつても
よい。
ゲルマニウム基板あるいは化合物半導体基板であつても
よい。
さらに、本発明の拡散方法は、上記の実施例で示した三
重拡散メサ型トランジスタのベース拡散工程のみならず
、全面拡散処理によつて所定の領域を形成する工程、た
とえば、整流素子のアノードまたはカソード拡散処理工
程、などにも適用しうること勿論である。
重拡散メサ型トランジスタのベース拡散工程のみならず
、全面拡散処理によつて所定の領域を形成する工程、た
とえば、整流素子のアノードまたはカソード拡散処理工
程、などにも適用しうること勿論である。
第1図および第2図は従来の方法による三重拡散メサ型
NPNトランジスタのベース領域の形成工程とベース領
域形成後の状態について説明するための図、第3図およ
び第4図は従来の方法により拡散処理のなされたシリコ
ン基板におけるスリツプラインの発生状態を示す略図、
第5図および第6図は本発明の方法による三重拡散メサ
型NPNトランジスタのベース領域の形成工程とベース
領域形成後の状態について説明するための図である。 1・・・・・・N型シリコン基板、2・・・・・・N+
型拡散領域、3・・・・・・酸化膜、6・・・・・・絶
縁被膜、7・・・・・・P型ベース領域。
NPNトランジスタのベース領域の形成工程とベース領
域形成後の状態について説明するための図、第3図およ
び第4図は従来の方法により拡散処理のなされたシリコ
ン基板におけるスリツプラインの発生状態を示す略図、
第5図および第6図は本発明の方法による三重拡散メサ
型NPNトランジスタのベース領域の形成工程とベース
領域形成後の状態について説明するための図である。 1・・・・・・N型シリコン基板、2・・・・・・N+
型拡散領域、3・・・・・・酸化膜、6・・・・・・絶
縁被膜、7・・・・・・P型ベース領域。
Claims (1)
- 1 一方の面が不純物の透過を阻止する厚さの酸化膜で
覆われた半導体基板の他方の面から、ドナーもしくはア
クセプタ不純物を全面拡散するにあたり、前記酸化膜の
厚さより薄く、かつ、膜厚が300Å〜2000Åの範
囲に選定された被膜を前記半導体基板の他方の面全域に
形成し、こののち、同被膜を通して不純物を全面拡散し
、前記半導体基板の他方の表面層全域に電極接触が可能
な表面不純物濃度をもつ拡散領域を形成することを特徴
とする半導体基板への不純物の拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52016972A JPS596505B2 (ja) | 1977-02-17 | 1977-02-17 | 半導体基板への不純物の拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52016972A JPS596505B2 (ja) | 1977-02-17 | 1977-02-17 | 半導体基板への不純物の拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53101977A JPS53101977A (en) | 1978-09-05 |
| JPS596505B2 true JPS596505B2 (ja) | 1984-02-13 |
Family
ID=11930980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52016972A Expired JPS596505B2 (ja) | 1977-02-17 | 1977-02-17 | 半導体基板への不純物の拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596505B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626009U (ja) * | 1985-06-27 | 1987-01-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144517A (ja) * | 1986-12-09 | 1988-06-16 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922373B2 (ja) * | 1973-09-07 | 1984-05-26 | 株式会社日立製作所 | 半導体ウエハの処理法 |
-
1977
- 1977-02-17 JP JP52016972A patent/JPS596505B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626009U (ja) * | 1985-06-27 | 1987-01-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53101977A (en) | 1978-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5443661A (en) | SOI (silicon on insulator) substrate with enhanced gettering effects | |
| US3477886A (en) | Controlled diffusions in semiconductive materials | |
| US4146413A (en) | Method of producing a P-N junction utilizing polycrystalline silicon | |
| JPS596505B2 (ja) | 半導体基板への不純物の拡散方法 | |
| JPH0126171B2 (ja) | ||
| US4050967A (en) | Method of selective aluminum diffusion | |
| GB908605A (en) | Improvements in or relating to methods of fabricating semi-conductor devices | |
| US3821779A (en) | Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion | |
| JP3465765B2 (ja) | Igbt用半導体基板の作製方法 | |
| US3457125A (en) | Passivation of semiconductor devices | |
| JPS6352774B2 (ja) | ||
| JPH06163556A (ja) | 半導体装置 | |
| JP2000299291A (ja) | 半導体装置の製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JP2583962B2 (ja) | 半導体装置の製造方法 | |
| JPH0125233B2 (ja) | ||
| JP3173712B2 (ja) | 半導体装置の製造方法 | |
| JPS63260176A (ja) | 半導体装置の製造方法 | |
| JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
| JPS583378B2 (ja) | 半導体装置 | |
| JPS63307720A (ja) | 半導体装置の製造方法 | |
| JPS6329407B2 (ja) | ||
| JPS6017961A (ja) | 半導体制御整流素子の製造方法 | |
| JPS5850413B2 (ja) | 半導体装置の製造方法 | |
| JPS6133262B2 (ja) |