JPS599963B2 - パルス分離回路 - Google Patents
パルス分離回路Info
- Publication number
- JPS599963B2 JPS599963B2 JP19375A JP19375A JPS599963B2 JP S599963 B2 JPS599963 B2 JP S599963B2 JP 19375 A JP19375 A JP 19375A JP 19375 A JP19375 A JP 19375A JP S599963 B2 JPS599963 B2 JP S599963B2
- Authority
- JP
- Japan
- Prior art keywords
- sawtooth wave
- data
- pulse
- clock
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はディジタル信号のパルス分離回路に関するもの
である。
である。
周知のように、記憶装置に情報を記録する手段として、
時間を決めるクロックを書き込み、クロックとクロック
との間にデータがあれば論理的に“１”又なければ論理
的に“ｏ”として書込む方法がある。
時間を決めるクロックを書き込み、クロックとクロック
との間にデータがあれば論理的に“１”又なければ論理
的に“ｏ”として書込む方法がある。
この方法で書き込まれた情報を再生する時、クロックと
データとを分離しなければならない。この場合、データ
とクロックパルスの間隔が一定であるならば、その分離
は比較的簡単であるが、その時間間隔が不規則であると
誤りのない完全な分離は容易でない。例えば磁気ディス
ク記憶装置の如き記録装置に、データとクロックを交互
に規則正しい時間間隔で記録を行なつたとして５ も、
その再生信号はパルス間隔が所定の間隔に近い不規則な
パルス列として得られる。従来、上述のようなパルス間
隔が不規則なデータパルスとクロックパルスよりなるパ
ルス列からデータとクロックを分離する場合、第１図に
示す１０回路によつていた。
データとを分離しなければならない。この場合、データ
とクロックパルスの間隔が一定であるならば、その分離
は比較的簡単であるが、その時間間隔が不規則であると
誤りのない完全な分離は容易でない。例えば磁気ディス
ク記憶装置の如き記録装置に、データとクロックを交互
に規則正しい時間間隔で記録を行なつたとして５ も、
その再生信号はパルス間隔が所定の間隔に近い不規則な
パルス列として得られる。従来、上述のようなパルス間
隔が不規則なデータパルスとクロックパルスよりなるパ
ルス列からデータとクロックを分離する場合、第１図に
示す１０回路によつていた。
第１図において、１は位相差検出回路、２は鋸歯状波制
御回路、３は鋸歯状波発生回路、４はクロック・データ
分離回路である。この動作原理を説明すると、鋸歯状波
発生回路３で鋸歯状波を作り、位相差検出回路１で入カ
パル１５ スが鋸歯状波のどの位置にあるかを検出する
。例えば、鋸歯状波の中央より低い位置に入力パルスが
くれば、次に＜るパルスも同じ位置にくることを予想し
て、鋸歯状波制御回路２で鋸歯状波を早く立つように制
御し、次第に鋸歯状波の中央２０にくる様にする。そし
て出力は鋸歯状波立下り部よりー定の幅のパルスを得る
様にすれば、ある出力パルスに対し、前後数ビットのパ
ルス間隔は、ほぼ一定のパルス列が得られる。出力パル
ス列がほぼ一定であるならば、パルス列のクロックとデ
２５−夕の分離は容易に行い得ることゝなり、これは分
離回路４で行なう。この様子を第２図に示す。
御回路、３は鋸歯状波発生回路、４はクロック・データ
分離回路である。この動作原理を説明すると、鋸歯状波
発生回路３で鋸歯状波を作り、位相差検出回路１で入カ
パル１５ スが鋸歯状波のどの位置にあるかを検出する
。例えば、鋸歯状波の中央より低い位置に入力パルスが
くれば、次に＜るパルスも同じ位置にくることを予想し
て、鋸歯状波制御回路２で鋸歯状波を早く立つように制
御し、次第に鋸歯状波の中央２０にくる様にする。そし
て出力は鋸歯状波立下り部よりー定の幅のパルスを得る
様にすれば、ある出力パルスに対し、前後数ビットのパ
ルス間隔は、ほぼ一定のパルス列が得られる。出力パル
ス列がほぼ一定であるならば、パルス列のクロックとデ
２５−夕の分離は容易に行い得ることゝなり、これは分
離回路４で行なう。この様子を第２図に示す。
こゝで、ＤＡＴＡ−１のＰ１〜Ｐ９は記憶装置から再生
されたパルス列を示し、５ＴＢ−Ｐ（））５１〜５９は
Ｐ１〜Ｐ９の立３０上り部からある時間だけサンプリン
グしたパルス列である。ＳＨ−１のＴ１〜Ｔ９は鋸歯状
波であり、ＴＧ−Ｐは鋸歯状波を立下らす為の信号であ
る。又ＤＡＴＡ−２は、パルス分離回路の出力のパルス
列を示す。第２図で、ＤＡＴＡ−１のＰ１、Ｐ２より３
５作られた５１、５２は、鋸歯状波ＳＨ−１の周期Ｔｉ
、Ｔ２の中央で同期している。そしてこの出力はＤＡＴ
Ａ−２のＰｌ’とＰ２’である。次にＤＡＴＡ−１のＰ
２とＰ３との間隔が狭くなつたデータが読まれてくると
、ＤＡＴＡ−１のＰ３よりサンプリングしたＳＴＢ−Ｐ
Ｏ）Ｓ３は、鋸歯状波ＳＨ−１のＴ３の中央より低い位
置で検出する。そうすると、鋸歯状波制御回路２で、鋸
歯状波ＳＨ−１を徐々に立てるように制御すれば、ＤＡ
ＴＡ−１よりサンプリングされたＳＴＢ−ＰはＳ４、Ｓ
５・・・と進むに従い、鋸歯状波ＳＨ−１の中央に位置
するようになる。即ちＳＴＢ−Ｐが鋸歯状波ＳＨ−１の
中央にくれば同期は完了する。そして入力ＤＡＴＡ−１
のＰ１、Ｐ２・・・に対し、出力ＤＡＴＡ−２のＰν、
Ｐ２′・・・を得る。このＰν、Ｐ２′−・・の時間間
隔はほぼ一定である為、パルス列よりクロツク、データ
の分離は容易に行い得ることとなる。ところで、従来の
回路では、位相差を起こした入力パルスが丁度鋸歯状波
の立下り部分に落ち込んだ時、以後の入力パルスも鋸歯
状波の立下り部に落ち込み、そこから脱出し難い。この
鋸歯状波の立下り部に落ちた入力パルスは、前の鋸歯状
波に属するか、次の鋸歯状波に属するか不明であり、そ
の結果、クロツクをデータ、データをクロツクと誤判定
されることになる。本発明の目的は、入力パルスが鋸歯
状波の立下り部に落ち込んだ場合でも安定した動作を行
ない得るパルス分離回路を提供することにある。
されたパルス列を示し、５ＴＢ−Ｐ（））５１〜５９は
Ｐ１〜Ｐ９の立３０上り部からある時間だけサンプリン
グしたパルス列である。ＳＨ−１のＴ１〜Ｔ９は鋸歯状
波であり、ＴＧ−Ｐは鋸歯状波を立下らす為の信号であ
る。又ＤＡＴＡ−２は、パルス分離回路の出力のパルス
列を示す。第２図で、ＤＡＴＡ−１のＰ１、Ｐ２より３
５作られた５１、５２は、鋸歯状波ＳＨ−１の周期Ｔｉ
、Ｔ２の中央で同期している。そしてこの出力はＤＡＴ
Ａ−２のＰｌ’とＰ２’である。次にＤＡＴＡ−１のＰ
２とＰ３との間隔が狭くなつたデータが読まれてくると
、ＤＡＴＡ−１のＰ３よりサンプリングしたＳＴＢ−Ｐ
Ｏ）Ｓ３は、鋸歯状波ＳＨ−１のＴ３の中央より低い位
置で検出する。そうすると、鋸歯状波制御回路２で、鋸
歯状波ＳＨ−１を徐々に立てるように制御すれば、ＤＡ
ＴＡ−１よりサンプリングされたＳＴＢ−ＰはＳ４、Ｓ
５・・・と進むに従い、鋸歯状波ＳＨ−１の中央に位置
するようになる。即ちＳＴＢ−Ｐが鋸歯状波ＳＨ−１の
中央にくれば同期は完了する。そして入力ＤＡＴＡ−１
のＰ１、Ｐ２・・・に対し、出力ＤＡＴＡ−２のＰν、
Ｐ２′・・・を得る。このＰν、Ｐ２′−・・の時間間
隔はほぼ一定である為、パルス列よりクロツク、データ
の分離は容易に行い得ることとなる。ところで、従来の
回路では、位相差を起こした入力パルスが丁度鋸歯状波
の立下り部分に落ち込んだ時、以後の入力パルスも鋸歯
状波の立下り部に落ち込み、そこから脱出し難い。この
鋸歯状波の立下り部に落ちた入力パルスは、前の鋸歯状
波に属するか、次の鋸歯状波に属するか不明であり、そ
の結果、クロツクをデータ、データをクロツクと誤判定
されることになる。本発明の目的は、入力パルスが鋸歯
状波の立下り部に落ち込んだ場合でも安定した動作を行
ない得るパルス分離回路を提供することにある。
第３図は本発明の原理図である。図において、位相差検
出回路１、鋸歯状波制御回路２、鋸歯状波発生回路３、
クロツク・データ分離回路４の構成は第１図の場合と同
じであるが、本発明では、この他に異常パルス検出およ
び鋸歯状波制御信号発生回路５を用意し、該回路５によ
り、位相差の生じた入力パルスが鋸歯状波の立下り部に
落ち込んだことを検出し、次にくる読み込みパルスが鋸
歯状波の中央に位置する様に鋸歯状波を制御するように
する。本発明の実施例を第４図に、その動作を説明する
ためのタイムチヤートを第５図に示す。第５図のパルス
列において、Ｐ１〜Ｐｍ迄のパルス列とＱ１〜Ｑｎのパ
ルス列との継目であるＰｍとＱ１との間で位相差を起こ
したデータが送られてきた場合のことを考える。
出回路１、鋸歯状波制御回路２、鋸歯状波発生回路３、
クロツク・データ分離回路４の構成は第１図の場合と同
じであるが、本発明では、この他に異常パルス検出およ
び鋸歯状波制御信号発生回路５を用意し、該回路５によ
り、位相差の生じた入力パルスが鋸歯状波の立下り部に
落ち込んだことを検出し、次にくる読み込みパルスが鋸
歯状波の中央に位置する様に鋸歯状波を制御するように
する。本発明の実施例を第４図に、その動作を説明する
ためのタイムチヤートを第５図に示す。第５図のパルス
列において、Ｐ１〜Ｐｍ迄のパルス列とＱ１〜Ｑｎのパ
ルス列との継目であるＰｍとＱ１との間で位相差を起こ
したデータが送られてきた場合のことを考える。
この様な位相差が生じるのは、例えば磁気デイスク記憶
装置の場合、Ｐ１〜Ｐｍのパルス列に対し、非同期にＱ
１〜Ｑｎのパルス列が書かれ、それが読み出された時に
発生する。パルスＰｍ−１、Ｐｍによりそれぞれ作られ
たＳＴＢ−Ｐ（７）Ｓ１、Ｓ２はＳＨ−１のほぼ中央に
位置する様に鋸歯状波制御回路２で制御されていたとす
る。ところが次に、位相差の異なつた入力パルスＱ１に
より作られたＳＴＢ−ＰＯ）Ｓ３がＳＨ−１の立下り部
に落ち込むと、次にくるＳＴＢ−ＰＯ）Ｓ４、Ｓ５もＳ
Ｈ−１の立下り部に位置することが予想され、ＳＴＢ−
ＰがＳＨ−１の立下り部より抜け出し難くなる。この様
子を、第５図の入力データよりサンプリングしたＳＴＢ
−ＰＯ）Ｓ３、Ｓ４・・・と鋸歯状波ＳＨ−１との関係
で示す。第４図の構成において、ＳＴＢ−ＰＯ）Ｓ３が
ＳＨ一１の立下り部に落ち込んだことを、ゲート６で検
出する。即ち位相差検出回路１と鋸歯状波発生回路３か
ら与えられるＳＴＢ−ＰとＴＧ−Ｐのアンド条件で検出
する。そして該ゲート６の出力でフリツプフロツプ７を
セツトする。このフリツブフロツプ７がセツトされたこ
とで、鋸歯状波発生回路３での鋸歯状波ＳＨ−１の発振
を休止させ、次にくるパルスが鋸歯状波の真中にくる様
に時間を決める。第４図の例では、ゲート６でセツトさ
れたフリツプフロツプ７は、ＤＡＤＡ−１がインバータ
８を通した信号によりりセツトしている。このりセツト
方法がとれるのは、入力データのＤＡＴＡ−１のパルス
幅が、鋸歯状波ＳＨ−１の立上り部の幅のイ前後であれ
ばよい。フリツプフロツプ７をりセツトする方法は、上
述の方法の他に鋸歯状波を立下せる信号ＴＧ−Ｐをデイ
レイラインを用いて遅らせてりセツトする方法によつて
もよい。フリツプフロツプ７により鋸歯状波ＳＨ−１の
発振を休止させた後、再び発振させると、Ｓ３の次にく
るＳ４はＳＨ−１の立下り部から抜け出す。この様子は
第５図のＳＴＢ−Ｐと従来の回路で得られる鋸歯状波Ｓ
Ｈ−１との関係、ＳＴＢ−Ｐと本発明の回路を付加した
時の鋸歯状波ＳＨ−２との関係を比較してみると、ＳＨ
−２は、ＳＴＢ−ＰのＳ３が鋸歯状波の立下り部に落ち
込んだ時、鋸歯状波を休止させ、再び発振させると、Ｓ
ＴＢ−ＰＯ）Ｓ４は、ＳＨ−２の鋸歯状波のほぼ中央に
くる、という点が従来の回路と異なつている。そして、
ＳＴＢ−ＰＯ）Ｓ５、Ｓ６・・・とパルスが送られるに
従い、ＳＴＢ−ＰはＳＨ−Ｐの真中で安定する。第６図
にクロツク・データ分離回路４の構成例を、第７図にそ
の動作を説明するためのタイムチアートを示す。
装置の場合、Ｐ１〜Ｐｍのパルス列に対し、非同期にＱ
１〜Ｑｎのパルス列が書かれ、それが読み出された時に
発生する。パルスＰｍ−１、Ｐｍによりそれぞれ作られ
たＳＴＢ−Ｐ（７）Ｓ１、Ｓ２はＳＨ−１のほぼ中央に
位置する様に鋸歯状波制御回路２で制御されていたとす
る。ところが次に、位相差の異なつた入力パルスＱ１に
より作られたＳＴＢ−ＰＯ）Ｓ３がＳＨ−１の立下り部
に落ち込むと、次にくるＳＴＢ−ＰＯ）Ｓ４、Ｓ５もＳ
Ｈ−１の立下り部に位置することが予想され、ＳＴＢ−
ＰがＳＨ−１の立下り部より抜け出し難くなる。この様
子を、第５図の入力データよりサンプリングしたＳＴＢ
−ＰＯ）Ｓ３、Ｓ４・・・と鋸歯状波ＳＨ−１との関係
で示す。第４図の構成において、ＳＴＢ−ＰＯ）Ｓ３が
ＳＨ一１の立下り部に落ち込んだことを、ゲート６で検
出する。即ち位相差検出回路１と鋸歯状波発生回路３か
ら与えられるＳＴＢ−ＰとＴＧ−Ｐのアンド条件で検出
する。そして該ゲート６の出力でフリツプフロツプ７を
セツトする。このフリツブフロツプ７がセツトされたこ
とで、鋸歯状波発生回路３での鋸歯状波ＳＨ−１の発振
を休止させ、次にくるパルスが鋸歯状波の真中にくる様
に時間を決める。第４図の例では、ゲート６でセツトさ
れたフリツプフロツプ７は、ＤＡＤＡ−１がインバータ
８を通した信号によりりセツトしている。このりセツト
方法がとれるのは、入力データのＤＡＴＡ−１のパルス
幅が、鋸歯状波ＳＨ−１の立上り部の幅のイ前後であれ
ばよい。フリツプフロツプ７をりセツトする方法は、上
述の方法の他に鋸歯状波を立下せる信号ＴＧ−Ｐをデイ
レイラインを用いて遅らせてりセツトする方法によつて
もよい。フリツプフロツプ７により鋸歯状波ＳＨ−１の
発振を休止させた後、再び発振させると、Ｓ３の次にく
るＳ４はＳＨ−１の立下り部から抜け出す。この様子は
第５図のＳＴＢ−Ｐと従来の回路で得られる鋸歯状波Ｓ
Ｈ−１との関係、ＳＴＢ−Ｐと本発明の回路を付加した
時の鋸歯状波ＳＨ−２との関係を比較してみると、ＳＨ
−２は、ＳＴＢ−ＰのＳ３が鋸歯状波の立下り部に落ち
込んだ時、鋸歯状波を休止させ、再び発振させると、Ｓ
ＴＢ−ＰＯ）Ｓ４は、ＳＨ−２の鋸歯状波のほぼ中央に
くる、という点が従来の回路と異なつている。そして、
ＳＴＢ−ＰＯ）Ｓ５、Ｓ６・・・とパルスが送られるに
従い、ＳＴＢ−ＰはＳＨ−Ｐの真中で安定する。第６図
にクロツク・データ分離回路４の構成例を、第７図にそ
の動作を説明するためのタイムチアートを示す。
なお、クロツク・データ分離回路４では、出力パルス列
ＤＡＴＡ−２からクロツクとデータの分離も行うが、そ
の構成は省略する。第６図において、ＳＴＢ−Ｐでフリ
ツプフロツプ４１をセツトし、該フリツブフロツプ４１
のセツト出力とＴＧ−Ｐのアンド条件をアンドゲート４
２でとり、該アンドゲート４２の出力で単安定マルチバ
イブレータ（ワンシヨツト回路）４３を起動する。第２
図及び第５図のＤＡＴＡ−２は該ワンシヨツト回路４３
の出力として得られる。ＳＴＢ−Ｐでセツトされたフリ
ツプフロツプ４１は、アンドゲート４６を介してＤＡＴ
Ａ−２の立上りパルスでりセツトされる。４４は遅延回
路、４５はインバータであり、ＤＡＴＡ−２が″１″に
なると、アンドゲート４６の出力は直ちに“１゛となり
、遅延回路４４の遅延時間で決まる。
ＤＡＴＡ−２からクロツクとデータの分離も行うが、そ
の構成は省略する。第６図において、ＳＴＢ−Ｐでフリ
ツプフロツプ４１をセツトし、該フリツブフロツプ４１
のセツト出力とＴＧ−Ｐのアンド条件をアンドゲート４
２でとり、該アンドゲート４２の出力で単安定マルチバ
イブレータ（ワンシヨツト回路）４３を起動する。第２
図及び第５図のＤＡＴＡ−２は該ワンシヨツト回路４３
の出力として得られる。ＳＴＢ−Ｐでセツトされたフリ
ツプフロツプ４１は、アンドゲート４６を介してＤＡＴ
Ａ−２の立上りパルスでりセツトされる。４４は遅延回
路、４５はインバータであり、ＤＡＴＡ−２が″１″に
なると、アンドゲート４６の出力は直ちに“１゛となり
、遅延回路４４の遅延時間で決まる。
所定時間後に“Ｏ”に復旧する。以上の説明から明らか
な如く、本発明によれば、位相差の異なつたパルスが入
つて来て鋸歯状波の立下り部に落ち込んでも、短い時間
で同期を完了させ、データとクロツクを間違いなく分離
させることが可能になる。
な如く、本発明によれば、位相差の異なつたパルスが入
つて来て鋸歯状波の立下り部に落ち込んでも、短い時間
で同期を完了させ、データとクロツクを間違いなく分離
させることが可能になる。
第１図は従来のパルス分離回路のプロツク図を示す。
第２図は第１図のパルス分離回路の基本動作の説明図で
ある。第３図は改良された本発明のパルス分離回路のプ
ロツク図である。第４図は本発明の実施例を示す。第５
図は第４図の動作説明図である。第６図はクロツク・デ
ータ分離回路の具体的構成図である。第７図は第６図の
動作説明図である〇１・・・・・・位相差検出回路、２
・・・・・・鋸歯状波制御回路、３・・・・・・鋸歯状
波発生回路、４・・・・・・クロツク゜データ分離回路
、５・・・・・・異常パルス検出・鋸歯状波制御信号発
生回路。
ある。第３図は改良された本発明のパルス分離回路のプ
ロツク図である。第４図は本発明の実施例を示す。第５
図は第４図の動作説明図である。第６図はクロツク・デ
ータ分離回路の具体的構成図である。第７図は第６図の
動作説明図である〇１・・・・・・位相差検出回路、２
・・・・・・鋸歯状波制御回路、３・・・・・・鋸歯状
波発生回路、４・・・・・・クロツク゜データ分離回路
、５・・・・・・異常パルス検出・鋸歯状波制御信号発
生回路。
Claims (1)
- １ データとクロックが交互に配されているパルス列を
取り込み、該入力パルス列と鋸歯状波の位相差を検出し
、それにより鋸歯状波の立ち上りを制御して入力パルス
列が鋸歯状波の中央にくるようにしてほゞ一定間隔のパ
ルス列を得、データとクロックを分離するパルス分離回
路において、前記入力パルス列が鋸歯状波の立ち上り部
に落ち込んだ時それを検出し、次に来る入力パルスが鋸
歯状波の中央に位置するように、該鋸歯状波の発生を一
時停止せしめる手段を有することを特徴とするパルス分
離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19375A JPS599963B2 (ja) | 1974-12-25 | 1974-12-25 | パルス分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19375A JPS599963B2 (ja) | 1974-12-25 | 1974-12-25 | パルス分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5175422A JPS5175422A (ja) | 1976-06-30 |
| JPS599963B2 true JPS599963B2 (ja) | 1984-03-06 |
Family
ID=11467148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19375A Expired JPS599963B2 (ja) | 1974-12-25 | 1974-12-25 | パルス分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599963B2 (ja) |
-
1974
- 1974-12-25 JP JP19375A patent/JPS599963B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5175422A (ja) | 1976-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525800A (en) | Enhanced reliability data storage system with second memory for preserving time-dependent progressively updated data from destructive transient conditions | |
| US3939438A (en) | Phase locked oscillator | |
| JPS60201573A (ja) | 光デイスク装置のセクタ開始信号発生回路 | |
| US3377583A (en) | Variable density magnetic binary recording and reproducing system | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JP3621149B2 (ja) | 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 | |
| JPS599963B2 (ja) | パルス分離回路 | |
| JP2523509B2 (ja) | 磁気記録再生装置 | |
| US4811126A (en) | Recording/reproducing system for a magnetic recording medium including synchronization detecting circuit | |
| US2972128A (en) | Phase modulated pulse recording systems | |
| JPH0428174B2 (ja) | ||
| JPS639005A (ja) | 磁気記録再生装置 | |
| US4417286A (en) | Data window expander circuit in a data recovery system | |
| EP0464756A2 (en) | Memory control device | |
| JPS6353628B2 (ja) | ||
| JPH04345967A (ja) | 同期データ取り込み方法および回路 | |
| WO1993015576A1 (en) | Means to avoid data distorsion in clock-synchronized signal sampling | |
| JP3484660B2 (ja) | バッファメモリ容量不足検出回路 | |
| JPH0528659A (ja) | デイジタル信号再生装置 | |
| JPH0131353B2 (ja) | ||
| JPS61214023A (ja) | スリツプ検出方式 | |
| JPS6353629B2 (ja) | ||
| JPH0582665B2 (ja) | ||
| JPH0540595Y2 (ja) | ||
| JPH0411945B2 (ja) |