Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6010396B2 - semiconductor storage device - Google Patents
[go: Go Back, main page]

JPS6010396B2 - semiconductor storage device - Google Patents

semiconductor storage device

Info

Publication number
JPS6010396B2
JPS6010396B2 JP52081307A JP8130777A JPS6010396B2 JP S6010396 B2 JPS6010396 B2 JP S6010396B2 JP 52081307 A JP52081307 A JP 52081307A JP 8130777 A JP8130777 A JP 8130777A JP S6010396 B2 JPS6010396 B2 JP S6010396B2
Authority
JP
Japan
Prior art keywords
diode
transistor
current
collector
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52081307A
Other languages
Japanese (ja)
Other versions
JPS5415623A (en
Inventor
啓明 御子柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52081307A priority Critical patent/JPS6010396B2/en
Publication of JPS5415623A publication Critical patent/JPS5415623A/en
Publication of JPS6010396B2 publication Critical patent/JPS6010396B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements

Landscapes

  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 本発明は半導体記憶装置に関し、特に多結晶シリコン薄
膜中に形成されたP−n接合(以下ポリシリ・ダイオー
ドと略す)を用いた半導体記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor memory device, and more particularly to a semiconductor memory device using a P-n junction (hereinafter abbreviated as polysilicon diode) formed in a polycrystalline silicon thin film.

半導体記憶装置には種々の記憶素子が関発されており、
特にプログラム可能な読み出し専用メモリ(以下P−R
OMと称す)には、NiCrヒューズを用いたものや、
バイポーラトランジスタのP−n接合を二次降伏させて
用いるもの等が知られている。
Various types of memory elements are involved in semiconductor memory devices.
In particular, programmable read-only memory (P-R)
OM) uses a NiCr fuse,
Bipolar transistors are known in which the P-n junction of a bipolar transistor is subjected to secondary breakdown.

しかしながら、これ等P−ROM装置は製造方法が複雑
であったり、書き込みを行うのに高エネルギーを必要と
する等の欠点がある。またメモリセル面積も増大し、大
容量のメモリ装置には適しない欠点がある。本発明の目
的は上記欠点を除いたP−ROM菱贋を提供することで
ある。
However, these P-ROM devices have drawbacks such as complicated manufacturing methods and high energy requirements for writing. Furthermore, the memory cell area also increases, making it unsuitable for large-capacity memory devices. The object of the present invention is to provide a P-ROM copy that eliminates the above-mentioned drawbacks.

本発明の半導体記憶装置は、ポリシリ・ダイオードをメ
モリセルとして用いるものであり、以下本発明の原理に
ついて説明する。
The semiconductor memory device of the present invention uses a polysilicon diode as a memory cell, and the principle of the present invention will be explained below.

ポリシリコン中には多くの結晶粒界が存在し、この粒界
には多数の捕獲準位が存在する。
Many crystal grain boundaries exist in polysilicon, and many trap levels exist in these grain boundaries.

従ってポリシリコン中に形成されたP−n接合を流れる
電流は、拡散電流よりもこの捕獲準位にとらえられる再
結合電流が支配的になる。従って電流成分としては、E
XP〔qv/2kT〕に比例する部分が支配的である。
一方結晶粒界に存在する電位障壁により、ポIJシリコ
ンの電気抵抗は単結晶シリコンよりも大きい。この後向
は、不純物濃度が低くなるにつれて著しくなる。低濃度
拡散で形成されたボリシリダィオードは、抵抗成分が大
きくなり、EXP〔qv/2kT〕の関係から大きくは
ずれてくる。代表的な製造条件で作ったこれらのポリシ
ーJ・ダイオードの順方向特性を第1図に、逆方向特性
を第2図に示す。図中Aは高い不純物濃度を持つダイオ
ードの、Bは低い不純物濃度を持つダイオードの特性で
ある。所でBのダイオードは一次降服をさせると容易に
第1図及び第2図のCで示された特性に変化する。
Therefore, the current flowing through the P-n junction formed in polysilicon is dominated by the recombination current caught in this trap level rather than the diffusion current. Therefore, the current component is E
The portion proportional to XP [qv/2kT] is dominant.
On the other hand, due to potential barriers existing at crystal grain boundaries, the electrical resistance of PoIJ silicon is higher than that of single crystal silicon. This backward trend becomes more pronounced as the impurity concentration becomes lower. A Volisilli diode formed by low-concentration diffusion has a large resistance component and deviates greatly from the relationship of EXP [qv/2kT]. The forward characteristics of these Policy J diodes manufactured under typical manufacturing conditions are shown in FIG. 1, and the reverse characteristics are shown in FIG. In the figure, A shows the characteristics of a diode with a high impurity concentration, and B shows the characteristics of a diode with a low impurity concentration. By the way, when the diode B undergoes primary breakdown, its characteristics easily change to those shown by C in FIGS. 1 and 2.

Aの特性のダイオードは一次降服に対して安定であるの
に対し、Bのダィオード‘ま数百りAから数mA逆方向
の電流でCの特性に変ってしまう。第2図Bの曲線で×
印の所が、Cに変化する点を表わしてし、る一度変イヒ
した後の特性ま安定であり、非可逆的である。このBの
ダイオードの初期特性と一次降服により変化したCの特
性を、二値論理の二つの状態“0”と“1”に対応させ
ることにより、記憶素子として利用することができる。
A diode with characteristic A is stable against primary breakdown, whereas a diode with characteristic B changes to characteristic C with a reverse current of several hundred A to several milliamps. × with the curve in Figure 2 B
The mark indicates the point at which it changes to C, and the characteristics are stable and irreversible even after the change has been made once. By making the initial characteristics of the diode B and the characteristics of C changed by the primary breakdown correspond to the two states "0" and "1" of binary logic, it can be used as a memory element.

BからCへの変化は非可逆的であるから、読み出し専用
の記憶回路(ROM)としてしか利用できないという制
約はあるが、外部から任意にプログラムできる特長を持
つ。以下本発明の第一の実施例を説明する。
Since the change from B to C is irreversible, there is a restriction that it can only be used as a read-only memory circuit (ROM), but it has the advantage of being able to be programmed arbitrarily from the outside. A first embodiment of the present invention will be described below.

第3図は第一の実施例を説明する図である。FIG. 3 is a diagram explaining the first embodiment.

ポリシリダイオード11,12,…………ln,21,
22,・・・・・・・…・・2nがマルチエミツタnp
nトランジスタT1,T2のェミッタに一ケづつ接続さ
れている。このポリシリ・ダイオードは第1図、第2図
におけるBの特性を持つものとし、外部からパルスを加
えてこのダイオードを降服させない限り、電流はダイオ
ードを流れることができない様なバイアス状態にトラン
ジスタT1,T2が置かれているものとする。第3図に
おいて端子1,2,・・・・…・・…nはビット線を、
端子101,102,・・・・・・・・・・・・はワー
ド線を表わすものとする。
Polysilicon diode 11, 12,……ln, 21,
22,・・・・・・・・・・・・2n is multi-emitter np
One each is connected to the emitters of n-transistors T1 and T2. This polysilicon diode has the characteristics of B in FIGS. 1 and 2, and the transistor T1 is placed in a biased state such that no current can flow through the diode unless an external pulse is applied to cause the diode to surrender. Assume that T2 is placed. In Figure 3, terminals 1, 2,...n are bit lines,
Terminals 101, 102, . . . represent word lines.

従って各トランジスタT1,T2,・・・・・・・・・
・・・は各々nビットの情報を蓄えることができる。説
明の都合上トランジスタのェミッタから電流が流れ出る
状態を“1”とし、電流が切れている状態を“0”とす
る。今、端子101と端子1との間に情報“1”を蓄え
る場合を考える。その為の操作は端子101をnpnト
ランジスタTI導適状態となるバイアス条件におき、残
りの端子102,・・・・・・・・・・・・を各々対応
するトランジスタが切断状態となるバイアス条件に置く
。こうすることにより端子1とVcc間に電流を流し、
ポリシリ・ダイオード11だけをブレーク・ダウンさせ
特性BからCへ変化させることができる。このときの必
要な電流値はダイオードの製造条件によって異なる。一
般にダイオードの不純物濃度が高ければ、ブレークダウ
ンに要する電流値は高くなり、不純物濃度が低ければ、
電流値は低くなる。第2図のBの特性を持つダイオード
の場合は、書き込み電流値は10mAあれば十分である
。この様にしてダイオード11だけが導適状態に移るこ
とができ“1”が記憶される。以下同様な手順を繰り返
すことにより、任意の情報を記憶させることが可能であ
る。一度書き込まれた情報は永久に記憶され、必要な時
に読み出すことができる。読み出しは、読み出したいワ
ード線101,102・・…・・…・・を選択し、これ
にトランジスタが順バイアスになる様な電圧を与えれば
、ビット線1,2,………nから“1”又は“0”を読
み出すことができる。読み出し時においては、書き込ま
れていないダイオードをブレークダウンさせないためと
、“1”と“0”との十分な電流比を得るために低い電
圧でトランジスタを動作させなければならない。例えば
第2図のBの特性を持つダイオードの場合は、Vccと
ビット線1.2,・……・・・・・n間の電位差は3V
以下であることが望ましい。第4図に本発明の第二の実
施例を示す。
Therefore, each transistor T1, T2,...
... can each store n bits of information. For convenience of explanation, a state in which current flows out from the emitter of a transistor is defined as "1", and a state in which current is cut off is defined as "0". Now, consider the case where information "1" is stored between terminal 101 and terminal 1. The operation for this is to set the terminal 101 under bias conditions that make the npn transistor TI conductive, and set the remaining terminals 102, . . . , under bias conditions that make the corresponding transistors disconnected. put it on. By doing this, a current flows between terminal 1 and Vcc,
It is possible to change the characteristic from B to C by breaking down only the polysilicon diode 11. The required current value at this time varies depending on the manufacturing conditions of the diode. Generally, the higher the impurity concentration of the diode, the higher the current value required for breakdown, and the lower the impurity concentration, the higher the current value required for breakdown.
The current value becomes lower. In the case of a diode having characteristics B in FIG. 2, a write current value of 10 mA is sufficient. In this way, only diode 11 can go into the conductive state and a "1" is stored. By repeating the same procedure thereafter, it is possible to store arbitrary information. Once written, information is permanently stored and can be read when needed. For reading, select the word lines 101, 102, . . . . . . . . . . . . . . . . . ” or “0” can be read. During reading, the transistor must be operated at a low voltage in order to prevent breakdown of unwritten diodes and to obtain a sufficient current ratio between "1" and "0". For example, in the case of a diode with characteristics B in Figure 2, the potential difference between Vcc and bit lines 1.2,......n is 3V.
The following is desirable. FIG. 4 shows a second embodiment of the present invention.

これはダイオードをマルチコレク夕npnトランジスタ
のコレクタに接続したものであり、12L(MTL)と
組み合せる場合に都合が良い方法である。原理は第一の
実施例と同様であるが、第二の実施例ではポリシリ‘ダ
イオードの順方向特性を用いる点が異なる。従って特性
Bのダイオードの順方向特性の変化を利用することにな
る。すなわち、ブレークダウン前のダイオードは、直列
抵抗成分が大きく順方向電圧が高いため、第4図の接続
においてトランジスタT1,T2・……・・が導適状態
になってもコレクタに十分な電流が流れることができな
い。しかし、一たびダイオードをブレークダウンさせて
特性Cの状態にしてやれば、順方向電圧は小さくなり、
今度はコレクタに十分な電流が流れる様になる。この様
にコレクタ電流が流れる状態を“1”に、ほとんど流れ
ない状態を“0”とすれば、第4図の回路は“1”、“
0”の信号を記憶できる。情報の書き込み方は第一の実
施例の場合と少し異なる。例えばダイオード11に“1
”を書き込みたい場合は、端子101を接地し、他の端
子102,・・・・・…・・・・は開放状態とする。
This is a method in which a diode is connected to the collector of a multi-collector NPN transistor, and is a convenient method when combined with 12L (MTL). The principle is similar to the first embodiment, but the second embodiment differs in that the forward characteristics of a polysilicon diode are used. Therefore, the change in the forward characteristic of the diode with characteristic B is utilized. In other words, the diode before breakdown has a large series resistance component and a high forward voltage, so even if transistors T1, T2, etc. become conductive in the connection shown in Figure 4, sufficient current will not flow to the collector. Can't flow. However, once the diode is broken down to the state of characteristic C, the forward voltage becomes smaller.
This time, sufficient current will flow through the collector. In this way, if the state where collector current flows is "1" and the state where almost no collector current flows is "0", then the circuit in Figure 4 will be "1", "
0" signal can be stored. The method of writing information is slightly different from the first embodiment. For example, a "1" signal can be stored in the diode 11.
”, the terminal 101 is grounded and the other terminals 102, . . . are left open.

そしてビット線1に負の電圧を印加し、ダイオードの特
性が変化するのに必要なだけの電流をダイオード11に
流し、ダイオード特性をBからCへ変化させる。この時
必要な電流値は第一の実施例の場合と同様であるが、瓶
方向電圧を十分低くするためには、逆方向特性を変化さ
せるよりもいくらか多くの電流が必要である。或いは同
じ電流値ならば、逆方向特性を変化させるよりも多くの
時間を要する。読み出し‘ま、対象とするトランジスタ
のベース(即ちワード線)を日頃バィアスし、ビット線
に電流が流れているかどうかで“1’’か‘‘0”を判
別する。
Then, a negative voltage is applied to the bit line 1, and a current necessary to change the diode characteristics is caused to flow through the diode 11, thereby changing the diode characteristics from B to C. The current value required at this time is the same as in the first embodiment, but in order to make the bottle direction voltage sufficiently low, a somewhat larger current is required than to change the reverse direction characteristics. Alternatively, for the same current value, it takes more time than changing the reverse characteristics. When reading data, the base of the target transistor (ie, the word line) is normally biased, and it is determined whether it is "1" or "0" depending on whether a current is flowing through the bit line.

第3図及び第4図の回路は第5図に示される構造を取る
時、面積を最小にすることができる。
The area of the circuits of FIGS. 3 and 4 can be minimized when the structure shown in FIG. 5 is adopted.

この構造は第3図及び第4図に対して共通である。すな
わち、npnトランジスタを通常の接続で使うか、或い
はェミッタとコレクタを逆にして使うかの違いしかない
。第5図において、ポリシリ・ダイオードはn+拡散上
に成長されたポリシリ膜中に形成される。
This structure is common to FIGS. 3 and 4. In other words, the only difference is whether the npn transistor is used in a normal connection or with the emitter and collector reversed. In FIG. 5, a polysilicon diode is formed in a polysilicon film grown over the n+ diffusion.

従釆のトランジスタのコンタクト部分に、ポリシリ・ダ
イオードを作ることができるため、記憶回路のセル面積
はトランジスタ1ケ分より大きくならない。第5図にお
いて1001はn+埋込領域を示す。
Since a polysilicon diode can be formed in the contact portion of the secondary transistor, the cell area of the memory circuit does not become larger than that of one transistor. In FIG. 5, 1001 indicates an n+ buried region.

第4図の回路では1001はn+基板でよいが、第3図
の回路では各トランジスタを絶縁分離しなければならな
いため、P型基板上に形成されたn+埋込層でなければ
ならない。1002は、n型ェピタキシアル領域、10
03はP型ベース領域であり、ベースコンタクトは10
08である。
In the circuit of FIG. 4, 1001 may be an n+ substrate, but in the circuit of FIG. 3, since each transistor must be insulated and separated, it must be an n+ buried layer formed on a p-type substrate. 1002 is an n-type epitaxial region, 10
03 is the P type base region, and the base contact is 10
It is 08.

n十層1004は第3図の回路ではェミツタを、第4図
の回路ではコレクタを意味する。1006はポリシリ膜
でP型不純物が添加されており、1004領域からn型
不純物との間でポリシリ膜1006中にp吋菱合が形成
される。
The n10 layer 1004 means an emitter in the circuit shown in FIG. 3, and a collector in the circuit shown in FIG. A polysilicon film 1006 is doped with a p-type impurity, and a p-type impurity is formed in the polysilicon film 1006 between the region 1004 and the n-type impurity.

1007は配線のための金属層である。1007 is a metal layer for wiring.

1008の部分はp型不純物だけであるから、オーシッ
クな接続がなされる。
Since the portion 1008 contains only p-type impurities, an oscic connection is established.

この様に、本発明によれば、高い集積密度を持つ「バィ
ポーラトランジスタによるPROMを実現できる。
As described above, according to the present invention, it is possible to realize a PROM using bipolar transistors with high integration density.

【図面の簡単な説明】[Brief explanation of the drawing]

第1、第2図はポリシリ・ダイオードの電圧・電流特性
を、第3図は本発明の第一の実施例を、第4図は第二の
実施例を、第5図はセル面積を最小にする構造を、それ
ぞれ表わす図である。 図において、1,2,…………nはビット線を、101
,102はワード線、T1,T2はnpnトランジスタ
、1 1,12,・・・・・・・・・・・・ln及び2
1,22,…………2nはポリシリダイオード、100
1はn+埋込層又はn+基板、1002はn型ェピ層、
1003はP型ベース領域、1004はn+エミツタ又
はコレクタ、1005はSi02、1006はポリシリ
膜、1007は金属配線領域、1008はベースコンタ
クトである。稀′図稀Z図 努3図 第4図 治づ図
Figures 1 and 2 show the voltage and current characteristics of a polysilicon diode, Figure 3 shows the first embodiment of the present invention, Figure 4 shows the second embodiment, and Figure 5 shows how to minimize the cell area. FIG. In the figure, 1, 2, ......n are bit lines, 101
, 102 are word lines, T1 and T2 are npn transistors, 1 1, 12, . . . ln and 2
1, 22, ……2n are polysilicon diodes, 100
1 is an n+ buried layer or an n+ substrate, 1002 is an n-type epilayer,
1003 is a P type base region, 1004 is an n+ emitter or collector, 1005 is Si02, 1006 is a polysilicon film, 1007 is a metal wiring region, and 1008 is a base contact. Rare figure Rare Z figure Tsutomu 3 figure 4 cure figure

Claims (1)

【特許請求の範囲】 1 多結晶シリコン中に形成されたP−n接合の順方向
又は逆方向特性が、前記接合に与えられる逆バイアス状
態によって、非可逆的に変化することを利用し、前記特
性の変化前と変化後を、二値論理信号のそれぞれの値に
対応させることを特徴とする半導体記憶装置。 2 マルチエミツタもしくはマルチコレクタ構造のトラ
ンジスタの該エミツタもしくはコレクタにそれぞれ多結
晶シリコンダイオードを接続し、該ダイオードの一端は
ビツト線に接続され、該トランジスタのベースはワード
線に接続されていることを特徴とする半導体記憶装置。
[Claims] 1. Utilizing the fact that the forward or reverse characteristics of a P-n junction formed in polycrystalline silicon irreversibly change depending on the reverse bias condition applied to the junction, A semiconductor memory device characterized in that characteristics before and after a change correspond to respective values of a binary logic signal. 2. A polycrystalline silicon diode is connected to each emitter or collector of a transistor having a multi-emitter or multi-collector structure, one end of the diode is connected to a bit line, and the base of the transistor is connected to a word line. semiconductor storage device.
JP52081307A 1977-07-06 1977-07-06 semiconductor storage device Expired JPS6010396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52081307A JPS6010396B2 (en) 1977-07-06 1977-07-06 semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52081307A JPS6010396B2 (en) 1977-07-06 1977-07-06 semiconductor storage device

Publications (2)

Publication Number Publication Date
JPS5415623A JPS5415623A (en) 1979-02-05
JPS6010396B2 true JPS6010396B2 (en) 1985-03-16

Family

ID=13742731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52081307A Expired JPS6010396B2 (en) 1977-07-06 1977-07-06 semiconductor storage device

Country Status (1)

Country Link
JP (1) JPS6010396B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203293A (en) * 1981-06-10 1982-12-13 Nec Corp Semiconductor integrated circuit
CN100354561C (en) 2001-12-11 2007-12-12 萱场工业株式会社 Solenoid Proportional Flow Control Valve

Also Published As

Publication number Publication date
JPS5415623A (en) 1979-02-05

Similar Documents

Publication Publication Date Title
US4146902A (en) Irreversible semiconductor switching element and semiconductor memory device utilizing the same
CA1147818A (en) Semiconductor integrated circuit device having control signal generating circuits
JP4148995B2 (en) Writable nonvolatile memory device and method of manufacturing the device
US4396999A (en) Tunneling transistor memory cell
US7764534B2 (en) Two terminal nonvolatile memory using gate controlled diode elements
US20090168507A1 (en) Method of programming cross-point diode memory array
US4347586A (en) Semiconductor memory device
US4429388A (en) Field programmable device with internal dynamic test circuit
JPH041958B2 (en)
US4382289A (en) Semiconductor memory device
JPS6061998A (en) Read-only memory cell
JPS5834040B2 (en) memory element
US4432070A (en) High speed PROM device
US4045784A (en) Programmable read only memory integrated circuit device
EP0087360B1 (en) Technique for programming junction-programmable read-only memories
US4488261A (en) Field programmable device
EP0078222A2 (en) Integrated circuit bipolar memory cell
JPS6010396B2 (en) semiconductor storage device
US4428066A (en) Semiconductor read only memory
EP0028157A1 (en) Semiconductor integrated circuit memory device with integrated injection logic
KR910002031B1 (en) Semiconductor Memory Device Using Resonant Tunneling Transistor
US10276494B2 (en) One time programmable memory cell and memory array
US4580244A (en) Bipolar memory cell
US3467952A (en) Field effect transistor information storage circuit
JP2885933B2 (en) Semiconductor nonvolatile memory and writing method thereof