JPS6010396B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6010396B2 JPS6010396B2 JP52081307A JP8130777A JPS6010396B2 JP S6010396 B2 JPS6010396 B2 JP S6010396B2 JP 52081307 A JP52081307 A JP 52081307A JP 8130777 A JP8130777 A JP 8130777A JP S6010396 B2 JPS6010396 B2 JP S6010396B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- current
- collector
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 description 16
- 239000012535 impurity Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は半導体記憶装置に関し、特に多結晶シリコン薄
膜中に形成されたＰ−ｎ接合（以下ポリシリ・ダイオー
ドと略す）を用いた半導体記憶装置に関する。
膜中に形成されたＰ−ｎ接合（以下ポリシリ・ダイオー
ドと略す）を用いた半導体記憶装置に関する。
半導体記憶装置には種々の記憶素子が関発されており、
特にプログラム可能な読み出し専用メモリ（以下Ｐ−Ｒ
ＯＭと称す）には、ＮｉＣｒヒューズを用いたものや、
バイポーラトランジスタのＰ−ｎ接合を二次降伏させて
用いるもの等が知られている。
特にプログラム可能な読み出し専用メモリ（以下Ｐ−Ｒ
ＯＭと称す）には、ＮｉＣｒヒューズを用いたものや、
バイポーラトランジスタのＰ−ｎ接合を二次降伏させて
用いるもの等が知られている。
しかしながら、これ等Ｐ−ＲＯＭ装置は製造方法が複雑
であったり、書き込みを行うのに高エネルギーを必要と
する等の欠点がある。またメモリセル面積も増大し、大
容量のメモリ装置には適しない欠点がある。本発明の目
的は上記欠点を除いたＰ−ＲＯＭ菱贋を提供することで
ある。
であったり、書き込みを行うのに高エネルギーを必要と
する等の欠点がある。またメモリセル面積も増大し、大
容量のメモリ装置には適しない欠点がある。本発明の目
的は上記欠点を除いたＰ−ＲＯＭ菱贋を提供することで
ある。
本発明の半導体記憶装置は、ポリシリ・ダイオードをメ
モリセルとして用いるものであり、以下本発明の原理に
ついて説明する。
モリセルとして用いるものであり、以下本発明の原理に
ついて説明する。
ポリシリコン中には多くの結晶粒界が存在し、この粒界
には多数の捕獲準位が存在する。
には多数の捕獲準位が存在する。
従ってポリシリコン中に形成されたＰ−ｎ接合を流れる
電流は、拡散電流よりもこの捕獲準位にとらえられる再
結合電流が支配的になる。従って電流成分としては、Ｅ
ＸＰ〔ｑｖ／２ｋＴ〕に比例する部分が支配的である。
一方結晶粒界に存在する電位障壁により、ポＩＪシリコ
ンの電気抵抗は単結晶シリコンよりも大きい。この後向
は、不純物濃度が低くなるにつれて著しくなる。低濃度
拡散で形成されたボリシリダィオードは、抵抗成分が大
きくなり、ＥＸＰ〔ｑｖ／２ｋＴ〕の関係から大きくは
ずれてくる。代表的な製造条件で作ったこれらのポリシ
ーＪ・ダイオードの順方向特性を第１図に、逆方向特性
を第２図に示す。図中Ａは高い不純物濃度を持つダイオ
ードの、Ｂは低い不純物濃度を持つダイオードの特性で
ある。所でＢのダイオードは一次降服をさせると容易に
第１図及び第２図のＣで示された特性に変化する。
電流は、拡散電流よりもこの捕獲準位にとらえられる再
結合電流が支配的になる。従って電流成分としては、Ｅ
ＸＰ〔ｑｖ／２ｋＴ〕に比例する部分が支配的である。
一方結晶粒界に存在する電位障壁により、ポＩＪシリコ
ンの電気抵抗は単結晶シリコンよりも大きい。この後向
は、不純物濃度が低くなるにつれて著しくなる。低濃度
拡散で形成されたボリシリダィオードは、抵抗成分が大
きくなり、ＥＸＰ〔ｑｖ／２ｋＴ〕の関係から大きくは
ずれてくる。代表的な製造条件で作ったこれらのポリシ
ーＪ・ダイオードの順方向特性を第１図に、逆方向特性
を第２図に示す。図中Ａは高い不純物濃度を持つダイオ
ードの、Ｂは低い不純物濃度を持つダイオードの特性で
ある。所でＢのダイオードは一次降服をさせると容易に
第１図及び第２図のＣで示された特性に変化する。
Ａの特性のダイオードは一次降服に対して安定であるの
に対し、Ｂのダィオード‘ま数百りＡから数ｍＡ逆方向
の電流でＣの特性に変ってしまう。第２図Ｂの曲線で×
印の所が、Ｃに変化する点を表わしてし、る一度変イヒ
した後の特性ま安定であり、非可逆的である。このＢの
ダイオードの初期特性と一次降服により変化したＣの特
性を、二値論理の二つの状態“０”と“１”に対応させ
ることにより、記憶素子として利用することができる。
に対し、Ｂのダィオード‘ま数百りＡから数ｍＡ逆方向
の電流でＣの特性に変ってしまう。第２図Ｂの曲線で×
印の所が、Ｃに変化する点を表わしてし、る一度変イヒ
した後の特性ま安定であり、非可逆的である。このＢの
ダイオードの初期特性と一次降服により変化したＣの特
性を、二値論理の二つの状態“０”と“１”に対応させ
ることにより、記憶素子として利用することができる。
ＢからＣへの変化は非可逆的であるから、読み出し専用
の記憶回路（ＲＯＭ）としてしか利用できないという制
約はあるが、外部から任意にプログラムできる特長を持
つ。以下本発明の第一の実施例を説明する。
の記憶回路（ＲＯＭ）としてしか利用できないという制
約はあるが、外部から任意にプログラムできる特長を持
つ。以下本発明の第一の実施例を説明する。
第３図は第一の実施例を説明する図である。
ポリシリダイオード１１，１２，…………ｌｎ，２１，
２２，・・・・・・・…・・２ｎがマルチエミツタｎｐ
ｎトランジスタＴ１，Ｔ２のェミッタに一ケづつ接続さ
れている。このポリシリ・ダイオードは第１図、第２図
におけるＢの特性を持つものとし、外部からパルスを加
えてこのダイオードを降服させない限り、電流はダイオ
ードを流れることができない様なバイアス状態にトラン
ジスタＴ１，Ｔ２が置かれているものとする。第３図に
おいて端子１，２，・・・・…・・…ｎはビット線を、
端子１０１，１０２，・・・・・・・・・・・・はワー
ド線を表わすものとする。
２２，・・・・・・・…・・２ｎがマルチエミツタｎｐ
ｎトランジスタＴ１，Ｔ２のェミッタに一ケづつ接続さ
れている。このポリシリ・ダイオードは第１図、第２図
におけるＢの特性を持つものとし、外部からパルスを加
えてこのダイオードを降服させない限り、電流はダイオ
ードを流れることができない様なバイアス状態にトラン
ジスタＴ１，Ｔ２が置かれているものとする。第３図に
おいて端子１，２，・・・・…・・…ｎはビット線を、
端子１０１，１０２，・・・・・・・・・・・・はワー
ド線を表わすものとする。
従って各トランジスタＴ１，Ｔ２，・・・・・・・・・
・・・は各々ｎビットの情報を蓄えることができる。説
明の都合上トランジスタのェミッタから電流が流れ出る
状態を“１”とし、電流が切れている状態を“０”とす
る。今、端子１０１と端子１との間に情報“１”を蓄え
る場合を考える。その為の操作は端子１０１をｎｐｎト
ランジスタＴＩ導適状態となるバイアス条件におき、残
りの端子１０２，・・・・・・・・・・・・を各々対応
するトランジスタが切断状態となるバイアス条件に置く
。こうすることにより端子１とＶｃｃ間に電流を流し、
ポリシリ・ダイオード１１だけをブレーク・ダウンさせ
特性ＢからＣへ変化させることができる。このときの必
要な電流値はダイオードの製造条件によって異なる。一
般にダイオードの不純物濃度が高ければ、ブレークダウ
ンに要する電流値は高くなり、不純物濃度が低ければ、
電流値は低くなる。第２図のＢの特性を持つダイオード
の場合は、書き込み電流値は１０ｍＡあれば十分である
。この様にしてダイオード１１だけが導適状態に移るこ
とができ“１”が記憶される。以下同様な手順を繰り返
すことにより、任意の情報を記憶させることが可能であ
る。一度書き込まれた情報は永久に記憶され、必要な時
に読み出すことができる。読み出しは、読み出したいワ
ード線１０１，１０２・・…・・…・・を選択し、これ
にトランジスタが順バイアスになる様な電圧を与えれば
、ビット線１，２，………ｎから“１”又は“０”を読
み出すことができる。読み出し時においては、書き込ま
れていないダイオードをブレークダウンさせないためと
、“１”と“０”との十分な電流比を得るために低い電
圧でトランジスタを動作させなければならない。例えば
第２図のＢの特性を持つダイオードの場合は、Ｖｃｃと
ビット線１．２，・……・・・・・ｎ間の電位差は３Ｖ
以下であることが望ましい。第４図に本発明の第二の実
施例を示す。
・・・は各々ｎビットの情報を蓄えることができる。説
明の都合上トランジスタのェミッタから電流が流れ出る
状態を“１”とし、電流が切れている状態を“０”とす
る。今、端子１０１と端子１との間に情報“１”を蓄え
る場合を考える。その為の操作は端子１０１をｎｐｎト
ランジスタＴＩ導適状態となるバイアス条件におき、残
りの端子１０２，・・・・・・・・・・・・を各々対応
するトランジスタが切断状態となるバイアス条件に置く
。こうすることにより端子１とＶｃｃ間に電流を流し、
ポリシリ・ダイオード１１だけをブレーク・ダウンさせ
特性ＢからＣへ変化させることができる。このときの必
要な電流値はダイオードの製造条件によって異なる。一
般にダイオードの不純物濃度が高ければ、ブレークダウ
ンに要する電流値は高くなり、不純物濃度が低ければ、
電流値は低くなる。第２図のＢの特性を持つダイオード
の場合は、書き込み電流値は１０ｍＡあれば十分である
。この様にしてダイオード１１だけが導適状態に移るこ
とができ“１”が記憶される。以下同様な手順を繰り返
すことにより、任意の情報を記憶させることが可能であ
る。一度書き込まれた情報は永久に記憶され、必要な時
に読み出すことができる。読み出しは、読み出したいワ
ード線１０１，１０２・・…・・…・・を選択し、これ
にトランジスタが順バイアスになる様な電圧を与えれば
、ビット線１，２，………ｎから“１”又は“０”を読
み出すことができる。読み出し時においては、書き込ま
れていないダイオードをブレークダウンさせないためと
、“１”と“０”との十分な電流比を得るために低い電
圧でトランジスタを動作させなければならない。例えば
第２図のＢの特性を持つダイオードの場合は、Ｖｃｃと
ビット線１．２，・……・・・・・ｎ間の電位差は３Ｖ
以下であることが望ましい。第４図に本発明の第二の実
施例を示す。
これはダイオードをマルチコレク夕ｎｐｎトランジスタ
のコレクタに接続したものであり、１２Ｌ（ＭＴＬ）と
組み合せる場合に都合が良い方法である。原理は第一の
実施例と同様であるが、第二の実施例ではポリシリ‘ダ
イオードの順方向特性を用いる点が異なる。従って特性
Ｂのダイオードの順方向特性の変化を利用することにな
る。すなわち、ブレークダウン前のダイオードは、直列
抵抗成分が大きく順方向電圧が高いため、第４図の接続
においてトランジスタＴ１，Ｔ２・……・・が導適状態
になってもコレクタに十分な電流が流れることができな
い。しかし、一たびダイオードをブレークダウンさせて
特性Ｃの状態にしてやれば、順方向電圧は小さくなり、
今度はコレクタに十分な電流が流れる様になる。この様
にコレクタ電流が流れる状態を“１”に、ほとんど流れ
ない状態を“０”とすれば、第４図の回路は“１”、“
０”の信号を記憶できる。情報の書き込み方は第一の実
施例の場合と少し異なる。例えばダイオード１１に“１
”を書き込みたい場合は、端子１０１を接地し、他の端
子１０２，・・・・・…・・・・は開放状態とする。
のコレクタに接続したものであり、１２Ｌ（ＭＴＬ）と
組み合せる場合に都合が良い方法である。原理は第一の
実施例と同様であるが、第二の実施例ではポリシリ‘ダ
イオードの順方向特性を用いる点が異なる。従って特性
Ｂのダイオードの順方向特性の変化を利用することにな
る。すなわち、ブレークダウン前のダイオードは、直列
抵抗成分が大きく順方向電圧が高いため、第４図の接続
においてトランジスタＴ１，Ｔ２・……・・が導適状態
になってもコレクタに十分な電流が流れることができな
い。しかし、一たびダイオードをブレークダウンさせて
特性Ｃの状態にしてやれば、順方向電圧は小さくなり、
今度はコレクタに十分な電流が流れる様になる。この様
にコレクタ電流が流れる状態を“１”に、ほとんど流れ
ない状態を“０”とすれば、第４図の回路は“１”、“
０”の信号を記憶できる。情報の書き込み方は第一の実
施例の場合と少し異なる。例えばダイオード１１に“１
”を書き込みたい場合は、端子１０１を接地し、他の端
子１０２，・・・・・…・・・・は開放状態とする。
そしてビット線１に負の電圧を印加し、ダイオードの特
性が変化するのに必要なだけの電流をダイオード１１に
流し、ダイオード特性をＢからＣへ変化させる。この時
必要な電流値は第一の実施例の場合と同様であるが、瓶
方向電圧を十分低くするためには、逆方向特性を変化さ
せるよりもいくらか多くの電流が必要である。或いは同
じ電流値ならば、逆方向特性を変化させるよりも多くの
時間を要する。読み出し‘ま、対象とするトランジスタ
のベース（即ちワード線）を日頃バィアスし、ビット線
に電流が流れているかどうかで“１’’か‘‘０”を判
別する。
性が変化するのに必要なだけの電流をダイオード１１に
流し、ダイオード特性をＢからＣへ変化させる。この時
必要な電流値は第一の実施例の場合と同様であるが、瓶
方向電圧を十分低くするためには、逆方向特性を変化さ
せるよりもいくらか多くの電流が必要である。或いは同
じ電流値ならば、逆方向特性を変化させるよりも多くの
時間を要する。読み出し‘ま、対象とするトランジスタ
のベース（即ちワード線）を日頃バィアスし、ビット線
に電流が流れているかどうかで“１’’か‘‘０”を判
別する。
第３図及び第４図の回路は第５図に示される構造を取る
時、面積を最小にすることができる。
時、面積を最小にすることができる。
この構造は第３図及び第４図に対して共通である。すな
わち、ｎｐｎトランジスタを通常の接続で使うか、或い
はェミッタとコレクタを逆にして使うかの違いしかない
。第５図において、ポリシリ・ダイオードはｎ＋拡散上
に成長されたポリシリ膜中に形成される。
わち、ｎｐｎトランジスタを通常の接続で使うか、或い
はェミッタとコレクタを逆にして使うかの違いしかない
。第５図において、ポリシリ・ダイオードはｎ＋拡散上
に成長されたポリシリ膜中に形成される。
従釆のトランジスタのコンタクト部分に、ポリシリ・ダ
イオードを作ることができるため、記憶回路のセル面積
はトランジスタ１ケ分より大きくならない。第５図にお
いて１００１はｎ＋埋込領域を示す。
イオードを作ることができるため、記憶回路のセル面積
はトランジスタ１ケ分より大きくならない。第５図にお
いて１００１はｎ＋埋込領域を示す。
第４図の回路では１００１はｎ＋基板でよいが、第３図
の回路では各トランジスタを絶縁分離しなければならな
いため、Ｐ型基板上に形成されたｎ＋埋込層でなければ
ならない。１００２は、ｎ型ェピタキシアル領域、１０
０３はＰ型ベース領域であり、ベースコンタクトは１０
０８である。
の回路では各トランジスタを絶縁分離しなければならな
いため、Ｐ型基板上に形成されたｎ＋埋込層でなければ
ならない。１００２は、ｎ型ェピタキシアル領域、１０
０３はＰ型ベース領域であり、ベースコンタクトは１０
０８である。
ｎ十層１００４は第３図の回路ではェミツタを、第４図
の回路ではコレクタを意味する。１００６はポリシリ膜
でＰ型不純物が添加されており、１００４領域からｎ型
不純物との間でポリシリ膜１００６中にｐ吋菱合が形成
される。
の回路ではコレクタを意味する。１００６はポリシリ膜
でＰ型不純物が添加されており、１００４領域からｎ型
不純物との間でポリシリ膜１００６中にｐ吋菱合が形成
される。
１００７は配線のための金属層である。
１００８の部分はｐ型不純物だけであるから、オーシッ
クな接続がなされる。
クな接続がなされる。
この様に、本発明によれば、高い集積密度を持つ「バィ
ポーラトランジスタによるＰＲＯＭを実現できる。
ポーラトランジスタによるＰＲＯＭを実現できる。
第１、第２図はポリシリ・ダイオードの電圧・電流特性
を、第３図は本発明の第一の実施例を、第４図は第二の
実施例を、第５図はセル面積を最小にする構造を、それ
ぞれ表わす図である。 図において、１，２，…………ｎはビット線を、１０１
，１０２はワード線、Ｔ１，Ｔ２はｎｐｎトランジスタ
、１ １，１２，・・・・・・・・・・・・ｌｎ及び２
１，２２，…………２ｎはポリシリダイオード、１００
１はｎ＋埋込層又はｎ＋基板、１００２はｎ型ェピ層、
１００３はＰ型ベース領域、１００４はｎ＋エミツタ又
はコレクタ、１００５はＳｉ０２、１００６はポリシリ
膜、１００７は金属配線領域、１００８はベースコンタ
クトである。稀′図稀Ｚ図 努３図 第４図 治づ図
を、第３図は本発明の第一の実施例を、第４図は第二の
実施例を、第５図はセル面積を最小にする構造を、それ
ぞれ表わす図である。 図において、１，２，…………ｎはビット線を、１０１
，１０２はワード線、Ｔ１，Ｔ２はｎｐｎトランジスタ
、１ １，１２，・・・・・・・・・・・・ｌｎ及び２
１，２２，…………２ｎはポリシリダイオード、１００
１はｎ＋埋込層又はｎ＋基板、１００２はｎ型ェピ層、
１００３はＰ型ベース領域、１００４はｎ＋エミツタ又
はコレクタ、１００５はＳｉ０２、１００６はポリシリ
膜、１００７は金属配線領域、１００８はベースコンタ
クトである。稀′図稀Ｚ図 努３図 第４図 治づ図
Claims (1)
- 【特許請求の範囲】 １ 多結晶シリコン中に形成されたＰ−ｎ接合の順方向
又は逆方向特性が、前記接合に与えられる逆バイアス状
態によって、非可逆的に変化することを利用し、前記特
性の変化前と変化後を、二値論理信号のそれぞれの値に
対応させることを特徴とする半導体記憶装置。 ２ マルチエミツタもしくはマルチコレクタ構造のトラ
ンジスタの該エミツタもしくはコレクタにそれぞれ多結
晶シリコンダイオードを接続し、該ダイオードの一端は
ビツト線に接続され、該トランジスタのベースはワード
線に接続されていることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52081307A JPS6010396B2 (ja) | 1977-07-06 | 1977-07-06 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52081307A JPS6010396B2 (ja) | 1977-07-06 | 1977-07-06 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5415623A JPS5415623A (en) | 1979-02-05 |
| JPS6010396B2 true JPS6010396B2 (ja) | 1985-03-16 |
Family
ID=13742731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52081307A Expired JPS6010396B2 (ja) | 1977-07-06 | 1977-07-06 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010396B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203293A (en) * | 1981-06-10 | 1982-12-13 | Nec Corp | Semiconductor integrated circuit |
| CN100354561C (zh) | 2001-12-11 | 2007-12-12 | 萱场工业株式会社 | 电磁比例流量控制阀 |
-
1977
- 1977-07-06 JP JP52081307A patent/JPS6010396B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5415623A (en) | 1979-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4146902A (en) | Irreversible semiconductor switching element and semiconductor memory device utilizing the same | |
| CA1147818A (en) | Semiconductor integrated circuit device having control signal generating circuits | |
| JP4148995B2 (ja) | 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 | |
| US4396999A (en) | Tunneling transistor memory cell | |
| US7764534B2 (en) | Two terminal nonvolatile memory using gate controlled diode elements | |
| US20090168507A1 (en) | Method of programming cross-point diode memory array | |
| US4347586A (en) | Semiconductor memory device | |
| US4429388A (en) | Field programmable device with internal dynamic test circuit | |
| JPH041958B2 (ja) | ||
| US4382289A (en) | Semiconductor memory device | |
| JPS6061998A (ja) | リ−ドオンリメモリ用セル | |
| JPS5834040B2 (ja) | 記憶素子 | |
| US4432070A (en) | High speed PROM device | |
| US4045784A (en) | Programmable read only memory integrated circuit device | |
| EP0087360B1 (en) | Technique for programming junction-programmable read-only memories | |
| US4488261A (en) | Field programmable device | |
| EP0078222A2 (en) | Integrated circuit bipolar memory cell | |
| JPS6010396B2 (ja) | 半導体記憶装置 | |
| US4428066A (en) | Semiconductor read only memory | |
| EP0028157A1 (en) | Semiconductor integrated circuit memory device with integrated injection logic | |
| KR910002031B1 (ko) | 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치 | |
| US10276494B2 (en) | One time programmable memory cell and memory array | |
| US4580244A (en) | Bipolar memory cell | |
| US3467952A (en) | Field effect transistor information storage circuit | |
| JP2885933B2 (ja) | 半導体不揮発性メモリとその書き込み方法 |