Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6010663B2 - 機能モジユ−ルの切替方法 - Google Patents
[go: Go Back, main page]

JPS6010663B2 - 機能モジユ−ルの切替方法 - Google Patents

機能モジユ−ルの切替方法

Info

Publication number
JPS6010663B2
JPS6010663B2 JP54002404A JP240479A JPS6010663B2 JP S6010663 B2 JPS6010663 B2 JP S6010663B2 JP 54002404 A JP54002404 A JP 54002404A JP 240479 A JP240479 A JP 240479A JP S6010663 B2 JPS6010663 B2 JP S6010663B2
Authority
JP
Japan
Prior art keywords
module
signal
modules
identification signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54002404A
Other languages
English (en)
Other versions
JPS5595156A (en
Inventor
和光 松澤
勉 石川
登 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP54002404A priority Critical patent/JPS6010663B2/ja
Publication of JPS5595156A publication Critical patent/JPS5595156A/ja
Publication of JPS6010663B2 publication Critical patent/JPS6010663B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明は、機能モジュールの切替方法、すなわち同一構
成で必要数以上の機能モジュールの中から、正常モジュ
ールのみを切替え接続する方法に関するものである。
従釆より、障害あるいは製造欠陥を救済するため、機能
的に同等なモジュールを幾つか用意しておき、1個のア
クティブ・モジュールを除き、他はアクティブ・モジュ
ールの故障時にアクティブに切替わるべく待機する方法
が用いられている。
このような待機型冗長系のモジュール切替方法としては
、本釆必要とするk個のアクティブ・モジュールのうち
不良モジュールを切離し、n−k個の予備モジュールの
うちの任意のものを切離した数だけ組込むことが行われ
ている。しかし、この切替方法をハードウェアで行う場
合、切替えの自由度、つまり1個の不良モジュールと切
替えられる予備モジュールの個数が1より大きいと、具
体的にどの予備モジュールと切替えるかを決定する切替
え制御回路が複数となり、それに伴って金物量が多くな
る欠点がある。また、この場合、必要なアクティブ・モ
ジュールの数をk、予備モジュールを含めた全モジュー
ル数をnとすると、kとnの値によって切替え制御回路
の構成が異なるため、kを一定値にした場合には、追加
する予備モジュールの数を任意に増減することはできず
、融通性に欠ける。本発明の目的は、これらの欠点を解
消するため、簡単な回路と少し、金物量で切替え制御回
路を構成でき、かつ本来必要なモジュール数に対して予
備モジュール数を自由に増減することができる融通性の
あるモジュール切替方法を提供することにある。
本発明は、装置を構成する各モジュール間に各モジュー
ルの役割を指定するモジュール講殴り信号を伝達し、該
モジュール識別信号と各モジュ−ル内で発生される良、
不良表示信号とにより、自モジュールが不良のときには
切離し、良のときには役割に応じて接続するとともに、
次のモジュール識別信号を発生することによって前記の
目的を達成するものである。
以下、本発明の実施例を、図面により説醸すZる。
第1図は、本発明によるモジュール切替方法を概念的に
示すブロック図である。
第1図において、1は演算、記憶あるいはその他の処理
機能を有する装置であり、n個の機館モZジュール2か
ら構成される。
そして、n個のうちk個以上のモジュール2が正常動作
すれば、袋鷹本来の機能を発揮することができる。例え
ば、k本のデータ線3の1本に1個のモジュール2を対
応させて、k個のモジュール2をデータ線3と接続する
ことにより、それらの間でデータ信号を入出力させる。
1個のモジュール2は、切替え制御部4、機能部5、お
よび切替回路6を備えている。
切替え制御部4は、信号線7からモジュール識別信号を
受信すると、切替回路6に制御線8を介して切替え制御
信号を送ると同時に、隣接のモジュール2に対して信号
線7にモジュール識別信号を送出する。機能部5は、装
置1の本来の機能を果す部分であって、ここで処理され
、あるいは伝送された信号は入出力線9から切替え回路
6を介してデータ線3に送出される一方、データ線3か
ら切替え回路6、入出力線9を介して入力信号が受信さ
れる。
入出力線9とデータ線3との接続か切替え回路6により
制御されるが、切替え回路6はそのモジュール2がモジ
ュール識別信号により指定された役割を果すように、制
御線8の切替え制御信号にしたがって制御する。第2図
は、第1図における切替え制御部の詳細ブロック図であ
る。
切替え制御部4は、フラグ11と演算回路14と選択回
路15を備えている。
モジュール識別信号が信号線7を介して演算回路14と
選択回路I5に入力すると、演算回路14は信号線7の
モジュール識別信号と信号線12の固定情報との間で演
算を行い、次のモジュール2のモジュール識別信号を発
生して選択回路15に送る一方、選択回路15はフラグ
11の出力により入力されたモジュール認懐U信号と、
演算結果のモジュール識別信号のいずれか一方を選択し
て隣接モジュール2に送出する。フラグ11は、そのモ
ジュール2の「良一,「不良」を表示し、例えば、「良
一のときはrl」、「不良」のときは「0」の故障信号
を出力線10に与え、選択回路15に対して、「良一の
ときには演算結果を、また「不良」のときには入力され
たモジュール認賜U信号を選択させる。さらに、信タ号
線7のモジュール識別信号と出力線10の故障信号は、
切替え制御信号となって制御線8を介し切替え回路6に
送られる。そして、前述のように、切替回路6は、故障
信号がr良一のときには、機能部5の入出力信号を、信
号線7のモジュ0−ル識別信号により指定されたデータ
線3中の1本に切替え接続するが、故障信号が「不良」
のときには、すべてのデータ線3より功雛す。なお、第
2図の演算回路14は、第1図の装置1が本来必要とす
る「良一モジュールに対応したモジュータル識別信号を
各々相異なるAo,A,,ん・・・・・・AK−・とし
たとき、任意のAiと固定情報との演算結果がAi+,
となるような演算を行うものである。この例としては、
後述するkを法とする1の加算等がある。以下、第1図
、第2図に従い、いかにno個のモジュール2の中から
「良一モジュールk個だけが選択され、装置1が構成さ
れるかを説明する。第1図の装置1において、最左端の
モジュール(MI)2が「不良」、その隣り(M2)が
「良一のタ場合を仮定して説明すると、まず最左端のモ
ジュール(MI)2では信号線7のモジュール識別信号
にAoを設定する。
なお、AK‐,に対する演算結果がAoであれば、任意
のAiを設定してよい。このモジュール(MI)は「不
良」であるため、フ0ラグ11は「0」を出力し、切替
え回路6により入出力信号はデータ線3より初離される
。また、演算回路14はA,なる演算結果を出力するが
、故障信号が「0」であるため、次へのモジュール識別
信号はAoのままである。次のモジュール(M2)2で
は入力されたモジュール識別信号がんであるため、これ
に対応したデータ線3と入出力信号とが切替え回路6に
より接続されるので、このモジュール(M2)2は最左
端のモジュール(MI)の役割を果すことになる。さら
に、次のモジュール(M3)2へのモジュール識別信号
はA,となり、果すべき役割をそのモジュール(M3)
に伝える。他のモジュールも、その「良い「不良」に従
って以上と同じ動作を行い、結果的に第1図において最
左端からk個の「良一モジュールが選択され、装置1が
構成されることになる。なお、以上の構成では、n個中
k個だけ「1」となるようにフラグ11を設定する必要
があるが、モジュール識別信号がAK‐,で、かつその
モジュールのフラグ11が「1」を出力している場合に
、次じ汎降のモジュールの故障信号を強制的に「0」と
する回路を各モジュールに追加すれば、k個以上「1」
を設定してもさしつかえないことは容易に推定される。
このような構成のため、「不良」モジュールの切離し、
予備モジュールの組込みが自動的、かつ少し、金物量で
実現できる。さらに、kが一定であれば、予備モジュー
ルの数(n−k)によらず、各モジュールの構成、特に
切替え制御部4の構成は全く同一であるから、モジュー
ル数nは自由に選べることになる。また、以上の説明で
は、各モジュールの果すべき役割が、各々がモジュール
識別信号に対応するデータ線と接続されることである場
合について示したが、役割としては他のどのような場合
でも、本発明の方法を適用できることは勿論である。次
に、演算としてkを法とする1の加算を選んだ場合の、
より具体的な実施例について説明する。
一例として、本発明の切替方法を4ビット・スライスの
ALU(ArithmeticandLogcUnit
)4個からなるデータ幅16ビットの演算装置に適用し
た場合について、第3図にk=4,n=6のときの装置
全体の構成を、また、第4図にモジュ−ルの具体的構成
例を示す。また、第3図では、鮫左端(MI)および左
から4番目(M4)モジュ−ルが「不良」の場合のモジ
ュール識別信号を示している。ここでモジュール識別信
号としては、へ〜んに対応して正の整数0〜3を2ビッ
トの2進数で表示したものを用いており、第4図の排池
的論理和回路16,17および論理積回路18は第2図
の演算回路14および選択回路15として機能する。す
なわち、フラグ11が「1」を出力しているときはモジ
ュール識別信号に「1」を加算し、フラグがrc」のと
きは「0」を加算して、その演算結果を次のモジュール
M…への信号線7のモジュール識別信号とする構成にな
っている。また、論理和回路19.論理積回路20〜2
3,および24〜27は各々ALU28の入力信号線2
9,出力信号線30とデータ線31〜34との接続を制
御する。すなわち、ALU28はフラグ11が「1」の
ときモジュール識別信号の値A。〜A3に各々対応した
データ線31〜34のどれか1つと接続され、フラグ1
1が「0」のときは切り離される。なお、ここではAo
,A,,ん,んに対してデータ線31,32,33,3
4がそれぞれ接続される。また、入力信号29、出力信
号線30、データ線31〜34の各々は4ビットの信号
であるが、第3図、第4図ではこれを1本の信号線で代
表させて示した。第3図に示すような×印の位置のモジ
ュールM1,M4が「不良」のとき、各モジュールへの
モジュール識別信号は、第.4図の切替え制御部4によ
り、、左から「0」.「0レ「1リ「2レ「2」,「3
」となる。
×印で示した「不良」モジュールM1,M4は各々のフ
ラグ11が「0」であり、データ線31〜34からは切
離される。従って、この演算装置では、左から2番目の
モジュールM2がデータ線31と、3番目M3がデータ
線32と、5番目M5がデータ線33と、さらに最後の
モジュールM6がデータ線34と、各々モジュール内の
ALU28とを接続し、全体としてデータ線31〜34
に対するALUとして機能することになる。以上、AL
U28の入出力信号とデータ線31〜34の接続につい
て説明したが、この他の信号についても同様に処理でき
る。
例えば、この演算装置において、1ビットのシフトを行
う場合、第5図に示すように、各ALU28から次のモ
ジュールMMのALU28へ1ビット・シフト信号を信
号線35に送出する必要がある。この1ビット・シフト
信号については、第5図に示すように論理穣回路36,
37、論理和回路38によって、フラグ1 1が「1」
のときはALU28からの信号を、フラグ11が「0」
のときは前のモジュールMi‐,からの1ビット・シフ
ト信号を、次のモジュールMMへの1ビット・シフト信
号として送出するようにする。これによって「不良」モ
ジュールのシフト信号を切離すことができる。さらに、
本発明の功替方法が、ここで説明した演算装置以外にも
、例えば、ビット方向に予備を付加したメモリ装置等に
適用できることは容易に推定される。本発明における最
も有効な方法は、モジュール識別信号に施す演算に、固
定情報として「1」を選んだ「K」を法とする加算を用
い、ビット方向に分割されて数ビット単位の演算または
処理を行うモジュール複数個からなる演算装置の場合で
あって、フラグが「良一を表示しているモジュールでは
それに入力されたモジュール識別信号によりその役割が
規定され、該モジュールに入出力される信号がモジュー
ル識別信号によりモジュール外部の信号から選択され、
またフラグが「不良」を表示しているモジュールでは、
該モジュールに入出力される信号をフラグの出力により
モジュール外部の信号から切離すことを特徴としている
以上説明したように、本発明によれば、必要数以上の同
一構成の機能モジュールから必要数を選択する場合、各
モジュール間で順次各モジュールの役割を指定するモジ
ュール識別信号を伝達することにより、「不良」モジュ
ールの切離し、および予備モジュールの組込みがモジュ
ール識別信号により制御されるので、切替え制御用の金
物量は少くてすみ、また切替えの自由度が大きく、かつ
必要数が一定の場合でも、予備モジュールの数を任意に
することができ、しかも切替え制御部の構成を変える必
要がなく固定できる利点がある。
【図面の簡単な説明】
第1図は本発明におけるモジュール切替方法を予既念的
に示すブロック図、第2図は第1図における切替え制御
部の詳細ブロック図、第3図は第1図において、K=4
,n=6のときの実施例を示すブロック図、第4図は本
発明を4ビット・スライスのALUからなる演算菱贋に
適用した場合のモジュールの構成図、第5図は本発明で
1ビット・シフト信号の切替えを行う場合のモジュール
の構成図である。 1:装置、2:モジュール、3,31,32,33,3
4:データ線、4:切替え制御部、5:機能部、6:切
替え回路、7:モジュール識別信号線、8:切替え制御
信号線、9:入出力信号線、10:故障信号線、11:
フラグ、12:固定情報線、13:演算結果信号線、1
4:演算回路、15:選択回路、16,17:排他的論
理和回路、18,20,21,22,23,24,25
,26,27,36,37:論理積回路、19,38:
論理和回路、28:ALU、29:入力信号線、30:
出力信号線、35:1ビット・シフト信号線。 第1図 第2図 第3図 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 1 同一構成の機能モジユールを必要個数以上備えた装
    置において、各機能モジユール間に各機能モジユールの
    役割を指定するモジユール識別信号を順次伝達させ、か
    つ各機能モジユール内に自モジユールの「良」,「不良
    」を表示する手段と入力したモジユール識別信号に対し
    演算を行って、自モジユールに至るまでに生じたどの信
    号とも異なる信号を発生する演算手段を設け、上記表示
    手段が「良」を表示しているときには、上記演算手段の
    出力を次のモジユール識別信号として送出するとともに
    、自モジユールの機能を遂行し、上記表示手段が「不良
    」を表示しているときには、入力したモジユール識別信
    号をそのまま次に送出するとともに、自モジユールを切
    離すことを特徴とする機能モジユールの切替方法。
JP54002404A 1979-01-14 1979-01-14 機能モジユ−ルの切替方法 Expired JPS6010663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54002404A JPS6010663B2 (ja) 1979-01-14 1979-01-14 機能モジユ−ルの切替方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54002404A JPS6010663B2 (ja) 1979-01-14 1979-01-14 機能モジユ−ルの切替方法

Publications (2)

Publication Number Publication Date
JPS5595156A JPS5595156A (en) 1980-07-19
JPS6010663B2 true JPS6010663B2 (ja) 1985-03-19

Family

ID=11528295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54002404A Expired JPS6010663B2 (ja) 1979-01-14 1979-01-14 機能モジユ−ルの切替方法

Country Status (1)

Country Link
JP (1) JPS6010663B2 (ja)

Also Published As

Publication number Publication date
JPS5595156A (en) 1980-07-19

Similar Documents

Publication Publication Date Title
US5198808A (en) Matrix switch apparatus with a diagnosis circuit having stand-by ports and reduced size matrix switching elements
US6418115B1 (en) Exchange for changing a route of a transmission path to bypass a malfunctioning switch
JP3189886B2 (ja) 半導体記憶装置
JPS6010663B2 (ja) 機能モジユ−ルの切替方法
JP3663846B2 (ja) ベースボード及びそれに装着される電源ユニット並びにcpuユニット
JPH10312340A (ja) 半導体記憶装置におけるエラー検出,訂正方式
JP2634962B2 (ja) 論理回路のバックアップ方式
JP3141472B2 (ja) 切替制御方式
US6359860B1 (en) Connection switching method and apparatus
JPS59172001A (ja) アナログ出力切換装置
JPH0537422A (ja) 回線切替方式
JP3013190B2 (ja) クロスコネクト装置
JP3050008B2 (ja) スイッチ制御方式
JPS60180340A (ja) 送信系統切替制御装置
JP3150472B2 (ja) 冗長系の切替方法
JPH0198034A (ja) 多重冗長系回路
JPH10260856A (ja) 演算プロセッサ装置
JPH0244845A (ja) 障害切替方式
JP2750165B2 (ja) 2重化中継回線における正常中継回線の選択方法及び装置
JPH0428187A (ja) 通信制御装置
JPH1083383A (ja) ニューロ演算装置
KR100946732B1 (ko) 고장-허용 방송 라우터
JPH09186632A (ja) 伝送装置及び方法
JPS6041845A (ja) 回線接続方式
JPS6160140A (ja) 集積回路