JPS6012849B2 - Computerized protection relay device for power system - Google Patents
Computerized protection relay device for power systemInfo
- Publication number
- JPS6012849B2 JPS6012849B2 JP49111483A JP11148374A JPS6012849B2 JP S6012849 B2 JPS6012849 B2 JP S6012849B2 JP 49111483 A JP49111483 A JP 49111483A JP 11148374 A JP11148374 A JP 11148374A JP S6012849 B2 JPS6012849 B2 JP S6012849B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- phase
- relay device
- computers
- power system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明は電力系統の計算機式保護リレー装置に係る。[Detailed description of the invention] The present invention relates to a computerized protection relay device for power systems.
エレクトロニクス技術の発展により電子計算機が多くの
産業分野における制御システムに導入されるようになっ
た。With the development of electronics technology, electronic computers have been introduced into control systems in many industrial fields.
第1図は電力系統保護システムに計算機を採用した場合
の一般的に考えられる計算機式保護リレーの概念的構成
例を示すもので、系統の−次量として送電線Lの電圧、
電流を電圧変成器PT、変流機にTを介して計算機用入
出力回路PI/0に入力する。Figure 1 shows an example of the conceptual configuration of a generally considered computerized protection relay when a computer is used in the power system protection system.
The current is input to the computer input/output circuit PI/0 via the voltage transformer PT and the current transformer T.
PI/0は図の例ではAD変換器も含むものとしPT,
CTの出力値に比例したディジタル量を毎サンプルごと
に発生すると共に、計算機CPUの判断結果の出力が遮
断器CBをトリップすべきものであるときには所定のト
リップ信号に変換する等の信号の変換を行なう。CPU
は判断及びタイミング制御を行なうユニットで論理要素
、比較要素、メモリ要素、演算要素及びタイミング制御
要素等よりなり、予めメモリ要素に貯蔵しておく第2図
に示す如きフローのプグラムをもとに、所定のタイミン
グ制御信号と共にデータの収理内容、収納場所等の信号
を前記各要素に適宜与え、一定の手順に従って信号を処
理することができるように構成される。上記第2図に示
すフローに従えば、その内容を工夫することによって単
一入力あるいは複入力リレーのいずれも又特性的には菱
電流リレー、位相比較リレー、距離リレー等現在知られ
ているほとんど全てのIJレーにも適用しうろことがわ
かっている。In the example shown in the figure, PI/0 also includes an AD converter, and PT,
A digital quantity proportional to the output value of the CT is generated for each sample, and when the output of the judgment result of the computer CPU should trip the circuit breaker CB, it converts the signal into a predetermined trip signal. . CPU
is a unit that performs judgment and timing control, and consists of logic elements, comparison elements, memory elements, calculation elements, timing control elements, etc. Based on the flow program shown in FIG. 2, which is stored in the memory element in advance, It is configured such that signals such as data storage contents, storage locations, etc. are appropriately applied to each element along with a predetermined timing control signal, and the signals can be processed according to a fixed procedure. If you follow the flow shown in Figure 2 above, by devising the contents, you can create either a single input or multiple input relay. It is known that this can be applied to all IJ Rays.
しかし、これをそのまま電力系統の保護リレーシステム
にも適用するには難点が多い。However, there are many difficulties in applying this directly to protection relay systems for power systems.
それは、保護リレーシステムでは、一般の制御システム
と異なって、発生頻度の極めて稀な系統事故の検出を極
めて高速、高信頼度で行なう必要があるためである。例
えば動作信頼度確保のため、従来の専用ハードウェアを
用いた保護リレーシステムでは1つの形態の事故の検出
に少なくとも2つ以上の原理による事故判定結果のアソ
ド条件で該当のトリップ指令を発する思想が探り入れら
れているが、計算機式保護IJレ一にこの思想をそのま
ま採用すると所要計算機の数がが多くなり実用的でない
という問題に直面する。This is because, unlike general control systems, protection relay systems need to detect extremely rare system faults at extremely high speed and with high reliability. For example, in order to ensure operational reliability, in conventional protection relay systems using dedicated hardware, the idea is to issue a corresponding trip command based on at least two or more principles of accident determination results in order to detect one type of accident. Although much research has been done on this idea, if this idea is directly applied to a computer-based protection IJ system, it will require a large number of computers, making it impractical.
つまり、周知のように従来のアナログ専用装置による保
護リレーシステムでは事故検出リレーと主保護(事故区
間選択)リレーとを個々に備え、その論理積出力により
保護を行なうが、各リレ−を夫々ディジタル装置化する
と2台の計算機が必要となる。そして更に各相保護とす
るときには3相分を要するから合計6台の計算機を必要
とする。また、短絡・地絡ごとに保護を行なう方式は合
計4台の計算機を必要とする。この台数削減のために、
第3図の如きシステム構成(同一保護対象についての事
故検出リレーと主保護リレーとを同一計算機に収納する
方式)とすることが提案されている。より詳細には、各
相保護を例にとれば、3台の計算機1,2,3を用い計
算機1にはA相の故障検出用プログラムFDA及びA相
の主事故検出用プログラムMAを内蔵し同様に計算機2
,3には夫々B相、C相の同様のプログラムFDB,M
E及びFDc,Mcを内蔵し、単一計算機でソフトウェ
ア的に2重比を図り、夫々のプログラムに基づく判定結
果出力LIF,LIM及びL幼,L2M及びL3F,−
Mを夫々アンドゲートを介して取り出す。尚、短絡・地
縦ごとに保護を行なう方式では、短絡のFDとMを、ま
た地絡のFDとMを夫々1台の計算機に収納することに
なる。この方式では計算機台数を1/2とできるが、以
下述べるように、動作信頼度上問題がある。In other words, as is well known, the conventional protective relay system using analog-only equipment has separate accident detection relays and main protection (accident section selection) relays, and protection is performed by the AND output of the relays. When converted into a device, two computers are required. Further, when each phase is protected, three phases are required, so a total of six computers are required. Furthermore, a method that provides protection for each short circuit and ground fault requires a total of four computers. In order to reduce this number,
A system configuration as shown in FIG. 3 (a system in which an accident detection relay and a main protection relay for the same protection object are housed in the same computer) has been proposed. More specifically, taking the protection of each phase as an example, three computers 1, 2, and 3 are used, and computer 1 has a built-in program FDA for failure detection of phase A and MA for main failure detection of phase A. Similarly, calculator 2
, 3 have similar programs FDB and M for phase B and phase C, respectively.
E, FDc, and Mc are built in, and a single computer calculates the double ratio using software, and outputs the judgment results based on the respective programs LIF, LIM, L2M, L3F, -
M is taken out through the AND gate. In addition, in a method in which protection is provided for short circuits and ground faults, FD and M for short circuits and FD and M for ground faults are stored in one computer. Although this method can reduce the number of computers to 1/2, there is a problem in terms of operational reliability, as described below.
これを第3図の計算機1においてプログラムFD^をタ
スク■、プログラムM^をタスク■として第7図を参照
して説明する。まず、計算機の障害により計算機が不動
作となる確率をP、同じく計算機が誤動作となる確率を
Qとすると、計算機全体としての不正動作率は(P+Q
)となり、この不正動作のときタスク■が誤動作側の出
力を与える確率Qィと、■が不動作の出力を与える確率
Pィとは夫々(P十Q)の1/2と仮定する。又、タス
ク@についての確率Pロ,Qロも同様に(P十Q)の1
/2とする。第7図において(i)はタスク■,@がと
もに不動作となるケース、(ii),(iii)は一方
が不動作、他方が誤動作となるケース、(iii)はと
もに誤動作となるケースであり、各ケース(iー〜GW
の発生確率は夫々不正動作率(P十Q)の1/4である
。This will be explained with reference to FIG. 7, assuming that the program FD^ is a task ■ and the program M^ is a task ■ in the computer 1 of FIG. 3. First, let P be the probability that the computer will become inoperable due to a computer failure, and let Q be the probability that the computer will malfunction, then the malfunction rate of the computer as a whole is (P + Q
), and when this malfunction occurs, the probability Qi that task (2) will give an output on the malfunction side and the probability (P) that task (2) will give an output on the non-operation side are each assumed to be 1/2 of (P+Q). Similarly, the probabilities P and Q for task @ are 1 of (P + Q).
/2. In Figure 7, (i) is a case where both tasks ■ and @ are inoperative, (ii) and (iii) are cases where one is inactive and the other is malfunctioning, and (iii) is a case where both are malfunctioning. Yes, each case (i~GW
The probability of occurrence of each is 1/4 of the fraudulent operation rate (P + Q).
つまり、第3図のシステム構成では、計算機1が不正動
作となったときの4回に1回はアンド回路4より誤動作
側出力が得られることになる。このように第3図のシス
テム構成では、計算機台数削減可能であるが、信頼度面
からは良好とは言えない。In other words, in the system configuration shown in FIG. 3, an output on the malfunction side is obtained from the AND circuit 4 one out of every four times when the computer 1 malfunctions. In this way, the system configuration shown in FIG. 3 allows the number of computers to be reduced, but it cannot be said to be good in terms of reliability.
本発明はこれらの情勢に鑑みなされたもので、事故検出
用プログラムの配置法に工夫を凝らすことによって、上
記の欠点を克服した計算機式保護リレー装置を提供する
ことを目的とするものである。The present invention has been made in view of these circumstances, and it is an object of the present invention to provide a computerized protection relay device that overcomes the above-mentioned drawbacks by devising a method of arranging an accident detection program.
第4図は、本発明の代表的実施例を示すもので3相1回
線の各相の事故を3台の計算機で検出する場合への適用
例である。FIG. 4 shows a typical embodiment of the present invention, which is an example of application to a case where a fault in each phase of a three-phase one line is detected using three computers.
図に於いて計算機11,12,13にはそれぞれ異なっ
た相の主事故検出用プログラムM,並びに故障検出用プ
ログラムFDiがストアされる。In the figure, computers 11, 12, and 13 each store a main accident detection program M and a failure detection program FDi of different phases.
例えば計算機11の場合、A相の故障検出用プログラム
とC相の主事故検出用プログラムを内蔵し、夫々による
判定結果を事故ありの時“1”なしの時“0”といった
形で該当の信号線LIIF及びLIIMを通し、外部へ
出力するように動作する。計算機12及び13も全く同
様の方法で自己の担当の判定結果を夫々2つの信号線よ
り出力する。外部回路には3ケのアンド・ゲート14,
15,16がおかれ、アンド・ゲート14はLIIFと
LIIMの論理積を出力とするからa相の事故検出時に
“1”出力を発しうるし、同様に15はb相、16はc
相の事故検出時に“1”出力を発しうる。従ったこれら
の出力を図示しない遮断指令発生部に導入すれば、これ
らをもとに該当の遮断器に遮断指令を発しうる。第4図
の方法の特徴は、各計算機に収納する主事故検出用プロ
グラムと故障検出用プログラムの対象相を異なった配置
としたことにある。この方式によれ‘ま、誤動作確率を
低下させることができる。例えば、第4図アンド回路1
4に着目すると、FD^,M^の誤動作率は夫々三ヲミ
であるが、夫々異なる計算機に収納されるため、14に
誤動作出力が得られる確率‘ま(羊)2となる。この発
明によって、
‘11 従釆の専用ハードウェアで用いられたと同様の
手法をそのまま計算機式保護リレーのシステム構成法に
適用した場合に比べ、同一誤動作率を達成するのに1/
2の所要台数でよい。For example, in the case of the computer 11, it has a built-in program for detecting failures in the A phase and a program for detecting main faults in the C phase. It operates to output to the outside through lines LIIF and LIIM. The computers 12 and 13 also output their respective judgment results through two signal lines in exactly the same manner. The external circuit has 3 AND gates 14,
15 and 16 are placed, and the AND gate 14 outputs the AND of LIIF and LIIM, so it can output "1" when a fault is detected in the a phase, and similarly, 15 is the b-phase, and 16 is the c
A “1” output can be generated when a phase fault is detected. If these outputs are introduced into a disconnection command generating section (not shown), a disconnection command can be issued to the corresponding circuit breaker based on these outputs. The feature of the method shown in FIG. 4 is that the target phases of the main accident detection program and the failure detection program stored in each computer are arranged differently. This method can reduce the probability of malfunction. For example, FIG. 4 AND circuit 1
Focusing on 4, the malfunction rate of FD^ and M^ is 3,000,000, respectively, but since each is stored in a different computer, the probability of obtaining a malfunction output in 14 is 2. With this invention, it is possible to achieve the same malfunction rate by 1/20% compared to the case where the same method used in the dedicated hardware of '11 was applied directly to the system configuration method of the computerized protection relay.
The required number of units is 2.
(1回線3相分で従来方式の思想踏襲時6台必要である
のに対し本発明によれば3台でよい)。■ 第3図の如
き、ソフトウェア的な2重化の手法に比べ同一ハードウ
ェアの規模で約2案位に誤動作率を改善できる。(For one line with three phases, six units are required when following the concept of the conventional system, but according to the present invention, only three units are required). ■ Compared to the software-based duplication method as shown in Fig. 3, the malfunction rate can be improved by about 2 degrees on the same hardware scale.
など信頼度ならびにシステム経済性の面で大きな改善を
もたらすことが可能となった。It has become possible to bring about significant improvements in terms of reliability and system economy.
第5図は第4図の実施例における動作フローを示す。FIG. 5 shows the operational flow in the embodiment of FIG. 4.
この図は前記第2図を利用して表わしたもので、本図に
おける第11の手段あるいはステップは第2図の第1の
手段あるいはステップに相当する。注意すべき第11の
手段ではa相に関する系統情報とc相に関する系統情報
のサンプリング手段とAD変換手段が含まれるべきこと
である。同様に第21の手段あるいはステップは第2図
の第2の手段あるいはステップに相当し、これについて
もa相、c相の両デー外こ関するデータの取込み並ぴに
前処理機能を含んでいる。第31の手段あるいはステッ
プはc相の主事故検出用演算部を示しこの部分の出力は
信号線LIIMを介して外部へ出力される。第32の手
段あるいはステップはa相の故障検出用演算部を示し、
この部分の出力は信号線LIIFを介して外部へ出力さ
れる。即ち第5図7で示された部分は第4図の計算機1
1の行うタスクに相当する。全く同様に8,9で示され
た部分は夫々第4図の計算機12,13の行なうタスク
に相当する。This figure is expressed using FIG. 2, and the eleventh means or step in this figure corresponds to the first means or step in FIG. The eleventh means to be noted is that sampling means and AD conversion means for system information regarding the a phase and the system information regarding the c phase should be included. Similarly, the 21st means or step corresponds to the second means or step in FIG. 2, and also includes a preprocessing function as well as the acquisition of data related to both the a-phase and c-phase data. . The 31st means or step is a c-phase main fault detection calculation section, and the output of this section is outputted to the outside via the signal line LIIM. The 32nd means or step indicates an a-phase failure detection calculation unit,
The output of this portion is output to the outside via the signal line LIIF. That is, the part shown in FIG. 5 and 7 is the computer 1 in FIG.
This corresponds to the task performed by 1. In exactly the same way, the parts indicated by 8 and 9 correspond to the tasks performed by the computers 12 and 13 in FIG. 4, respectively.
従って第5図の10で示す手段を設置することによって
本発明の目的を達成しうろことが明らかであろう。上記
では系統情報を電圧、電流に限って説明したが、これは
インピーダンス、位相、周波数等の一般電気量の何であ
ってもよいことは云うまでもない。It will therefore be clear that the objects of the present invention can be achieved by providing the means shown at 10 in FIG. In the above description, the system information is limited to voltage and current, but it goes without saying that it may be any general electrical quantity such as impedance, phase, frequency, etc.
第6図に第4図の実施例における動作タイムチヤ−ト示
す。FIG. 6 shows an operation time chart in the embodiment of FIG. 4.
以上説明したように本発明によれば、従釆のハードウェ
アの思想を踏襲した場合に比し、1/2の台数の計算機
しか必要とせずにしかも第3図の如きソフトウェア的2
重化手法に比し約2案倍の誤動作率改善が得られる。As explained above, according to the present invention, only 1/2 the number of computers is required compared to the case where the concept of secondary hardware is followed, and moreover, the software
Compared to the weighting method, the malfunction rate can be improved by about 2 times.
第1図は従来の計算機式保護リレーの構成図、第2図は
その動作フロ−、第3図は従来方式のシステム構成法、
第4図は本発明の一実施例におけるシステム構成図、第
5図はその動作フロー、第6図はその動作タイムチャー
ト、第7図は計算機に複数タスクがあるときの各タスク
の誤、不動作率の説明図である。
11,12,13……計算機、FD^,FDB,FDc
・・・・・・A,B,C相用故障検出プログラム、M^
’MB,Mc…・・・A,B,C相用主事故検出プログ
ラム、14,15,16……アソド・ゲート。
※1凶匁2凶
嫌3母
繁4母
繁5囚
※68
繁7斑Figure 1 is a configuration diagram of a conventional computerized protection relay, Figure 2 is its operation flow, and Figure 3 is a conventional system configuration method.
Fig. 4 is a system configuration diagram in one embodiment of the present invention, Fig. 5 is its operation flow, Fig. 6 is its operation time chart, and Fig. 7 shows errors and failures of each task when a computer has multiple tasks. It is an explanatory diagram of operation rate. 11, 12, 13... Computer, FD^, FDB, FDc
...Fault detection program for A, B, C phases, M^
'MB, Mc... Main fault detection program for A, B, C phases, 14, 15, 16... Asodo gate. ※1 evil momme 2 evil hate 3 mother Shigeru 4 mother Shigeru 5 prisoner *68 Shigeru 7 spots
Claims (1)
び遮断指令を行なう計算機式保護リレー装置において、
前記計算機を3台とし、各計算機は互いに異なる相の主
事故検出用演算プログラム及び故障検出用演算プログラ
ムを夫々収容し各計算機において主事故検出演算及び故
障検出演算を行わせて夫々の結果を出力させ各計算機に
よりなされた判定結果のうち同一相に関するもの同志の
論理積をとることにより各相ごとの事故判定出力を得る
ようにしたことを特徴とする電力系統の計算機式保護リ
レー装置。1. In a computerized protective relay device that uses multiple computers to detect faults in a three-phase power system and issue shutdown commands,
There are three computers, and each computer accommodates a main accident detection calculation program and a failure detection calculation program of different phases, and each computer performs the main accident detection calculation and failure detection calculation and outputs the respective results. A computer protection relay device for an electric power system, characterized in that a fault determination output for each phase is obtained by logically multiplying determination results for the same phase among the determination results made by each computer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49111483A JPS6012849B2 (en) | 1974-09-30 | 1974-09-30 | Computerized protection relay device for power system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49111483A JPS6012849B2 (en) | 1974-09-30 | 1974-09-30 | Computerized protection relay device for power system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5138644A JPS5138644A (en) | 1976-03-31 |
| JPS6012849B2 true JPS6012849B2 (en) | 1985-04-03 |
Family
ID=14562391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49111483A Expired JPS6012849B2 (en) | 1974-09-30 | 1974-09-30 | Computerized protection relay device for power system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012849B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52143464A (en) * | 1976-05-26 | 1977-11-30 | Tokyo Electric Power Co Inc:The | Calculator type protective relay system |
| JPS52144749A (en) * | 1976-05-27 | 1977-12-02 | Tokyo Electric Power Co Inc:The | Digital protective relay |
| JPS5393125A (en) * | 1977-01-27 | 1978-08-15 | Sintokogio Ltd | Casting of metal mold by using metal core |
| JP2802384B2 (en) * | 1988-09-20 | 1998-09-24 | マツダ株式会社 | Core for casting |
-
1974
- 1974-09-30 JP JP49111483A patent/JPS6012849B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5138644A (en) | 1976-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198877B1 (en) | Digital protection relay device and power signal processing system | |
| WO2013147941A1 (en) | Leveraging inherent redundancy in a multifunction ied | |
| Tao et al. | An FCS-MPC-based open-circuit and current sensor fault diagnosis method for traction inverters with two current sensors | |
| JPS6012849B2 (en) | Computerized protection relay device for power system | |
| US5526486A (en) | Apparatus for detecting undefined states of a finite state machine (FSM) and resetting the FSM upon detection | |
| US4689709A (en) | Digital distance relay | |
| JP2957187B2 (en) | Secondary circuit disconnection detector for instrument transformer | |
| CN110687443A (en) | Primary equipment state discrimination method and system | |
| Gill et al. | Microprocessor-based busbar protection system | |
| US10310017B2 (en) | Detection of generator stator inter-circuit faults | |
| CN115343524A (en) | Micro-grid protection method and device based on truncated waveform and electronic equipment | |
| US9843335B2 (en) | Supervision of input signal channels | |
| KR102673587B1 (en) | System and Method for preliminary integrated control monitoring to relieve vulnerability of digital substation | |
| US12249948B2 (en) | Split-phase protection of generators | |
| JP3880941B2 (en) | Digital protective relay device | |
| US20250172602A1 (en) | Method and device for locating fault, computer device, and storage medium | |
| Xiao et al. | Self-healing control with multifunctional gate drive circuits for power converters | |
| CN120468709B (en) | A fault detection method, apparatus, equipment, medium, and program product | |
| JPS5929974B2 (en) | Condition monitoring device for analog-to-digital converter | |
| JP4542519B2 (en) | Digital protective relay and its sampling device | |
| Miki et al. | Study of high-speed distance relay using microcomputer | |
| KR20250000715A (en) | System and method for preventing power system mal-operation | |
| JPS6412164B2 (en) | ||
| SU1728914A1 (en) | Device for back-up phase-fault current protection of tapped line with single-end feeding | |
| JPH0923567A (en) | Protection relay device and its response analysis device |