JPS6013487B2 - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPS6013487B2 JPS6013487B2 JP57129793A JP12979382A JPS6013487B2 JP S6013487 B2 JPS6013487 B2 JP S6013487B2 JP 57129793 A JP57129793 A JP 57129793A JP 12979382 A JP12979382 A JP 12979382A JP S6013487 B2 JPS6013487 B2 JP S6013487B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- signal
- key
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Logic Circuits (AREA)
- Input From Keyboards Or The Like (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は信号を円滑に入出力でき、液晶表示装置を有し
た電子装置のキー謎込む場合に適した入出力回路に関す
るものである。
た電子装置のキー謎込む場合に適した入出力回路に関す
るものである。
最近、ＬＣ（液晶）の開発が進み、電子式卓上計算機、
電子式時計あるいは計測器の表示素子として実用化が進
められ、１チップＬＳＩ（大規模集積回路）と結合しよ
うとする試みがなされているが、液晶とＬＳＩをつなぐ
瓜１のピン（外部導出端子）数は極力減少させる必要が
ある。
電子式時計あるいは計測器の表示素子として実用化が進
められ、１チップＬＳＩ（大規模集積回路）と結合しよ
うとする試みがなされているが、液晶とＬＳＩをつなぐ
瓜１のピン（外部導出端子）数は極力減少させる必要が
ある。
第１図及び第２図は従来の蟹光表示管を駆動する電卓用
ＬＳＩにおいてそのピン数を減少させたキー議込み方法
を示し、１は登光表示管、２はそのセグメント電極、３
はグリッド電極、４はフィラメント、５はフィラメント
電源、６はキーボード部、７は論理回路を有したＬＳＩ
である。
ＬＳＩにおいてそのピン数を減少させたキー議込み方法
を示し、１は登光表示管、２はそのセグメント電極、３
はグリッド電極、４はフィラメント、５はフィラメント
電源、６はキーボード部、７は論理回路を有したＬＳＩ
である。
これは、グリッド電極３を駆動するデジット信号をキー
講込みに共用してピン数を減少させたもので、ｍなるキ
ーを操作するとキー入力Ｋ．にデジツト信号Ｄ，が入力
され、山１７の内部でこの信号Ｄ，を検出してキーＧが
操作されたと判別するものである。ところが表示素子と
して液晶を用いた場合は、液晶の寿命及びスイッチング
特性の点から、交流点灯でしかも受光表示管に比較して
周期の長い信号で駆動する必要があり、この信号の長い
周期はキータッチ時間に比べて短い懐向にあるので従来
行なってきた蟹光表示管のキー論込み方法では適用不可
能で、液晶駆動用信号とは別にキー読込み専用の信号を
つくる必要があった。第３図及び第４図は従来の液晶表
示装置を用いた電卓のキー読込み方法で、ここではデュ
ーティ（ｄｕｔｙ）１／４で１′３身一化法を用いた８
桁表示のものを示してある。
講込みに共用してピン数を減少させたもので、ｍなるキ
ーを操作するとキー入力Ｋ．にデジツト信号Ｄ，が入力
され、山１７の内部でこの信号Ｄ，を検出してキーＧが
操作されたと判別するものである。ところが表示素子と
して液晶を用いた場合は、液晶の寿命及びスイッチング
特性の点から、交流点灯でしかも受光表示管に比較して
周期の長い信号で駆動する必要があり、この信号の長い
周期はキータッチ時間に比べて短い懐向にあるので従来
行なってきた蟹光表示管のキー論込み方法では適用不可
能で、液晶駆動用信号とは別にキー読込み専用の信号を
つくる必要があった。第３図及び第４図は従来の液晶表
示装置を用いた電卓のキー読込み方法で、ここではデュ
ーティ（ｄｕｔｙ）１／４で１′３身一化法を用いた８
桁表示のものを示してある。
これは、桁選択信号ＬＣＤ，〜ＬＣＤ４とセグメント駆
動信号Ｓａ，〜Ｓｐ２をＬＳＩＩＩから各表示部１２に
時分割で供結し、液晶セグメントａ〜ｇ，ｐを選択的に
表示するものであるが、このものにあっては、上記液晶
駆動信号ＬＣＤ，〜ＬＣＤ４，Ｓａ，〜Ｓｐ２の振中土
Ｖａ， 土Ｖｂが液晶特性の関係で例えば±１２〔Ｖ〕
、±６〔Ｖ〕と非常に高い。または１１１は、液晶の低
消費電力特性を生かすために低電圧動作させなければな
らず、そのため相補型ＭＯＳ等を使用するが、その場合
ＬＳＩＩＩの電源電圧（一Ｖｏ。）は−６〔Ｖ〕程度と
低い。また液晶駆動用デジット信号ＬＣＤ，等の周期は
第４図に例示したように非常に長い。例えば電卓の基本
周波数を５０ｋ比とすると、Ｔ，＝２０〃ｓよってデジ
ット信号のＬ＝１２８０×２０ムｓ＝２５．６ｍＳとな
る。上記のように、液晶駆動用信号ＬＣＤ，等の振中は
ＬＳＩＩＩの論理部での振中に比較して高いこと、及び
周期がキータッチ時間に比較して長いことにより、信号
ＬＣＤ，等を直接キー謙込み信号として使用できない。
動信号Ｓａ，〜Ｓｐ２をＬＳＩＩＩから各表示部１２に
時分割で供結し、液晶セグメントａ〜ｇ，ｐを選択的に
表示するものであるが、このものにあっては、上記液晶
駆動信号ＬＣＤ，〜ＬＣＤ４，Ｓａ，〜Ｓｐ２の振中土
Ｖａ， 土Ｖｂが液晶特性の関係で例えば±１２〔Ｖ〕
、±６〔Ｖ〕と非常に高い。または１１１は、液晶の低
消費電力特性を生かすために低電圧動作させなければな
らず、そのため相補型ＭＯＳ等を使用するが、その場合
ＬＳＩＩＩの電源電圧（一Ｖｏ。）は−６〔Ｖ〕程度と
低い。また液晶駆動用デジット信号ＬＣＤ，等の周期は
第４図に例示したように非常に長い。例えば電卓の基本
周波数を５０ｋ比とすると、Ｔ，＝２０〃ｓよってデジ
ット信号のＬ＝１２８０×２０ムｓ＝２５．６ｍＳとな
る。上記のように、液晶駆動用信号ＬＣＤ，等の振中は
ＬＳＩＩＩの論理部での振中に比較して高いこと、及び
周期がキータッチ時間に比較して長いことにより、信号
ＬＣＤ，等を直接キー謙込み信号として使用できない。
そこで、ＬＳＩＩＩ内部で使用している振中Ｖ。。のタ
イミング信号Ｄ，〜Ｄｎをキー読込み信号としてＬＳＩ
外部に導出し、またそのためのキー論込み専用入力Ｋ，
〜Ｋｍ端子を設ける必要が生じるが、すると例えばキー
が２３固必要であればｎ＝５、ｍ＝５として液晶駆動用
とは別にキー議込み用として１０本の外部導出ピンが必
要になる。従って前述のデューティ１／４方式で８桁表
示の場合には、桁選択信号用ピンが４本、セグメント駆
動用が１６本、千−読込み用が１０本となってまず３０
本必要となり、そのほか電源端子、発振端子等を加える
とＢＩＩＩのピン数は非常に多くなってしまう。本発明
は上記実情に鑑みてなされたもので、信号を円滑に入出
力でき、液晶駆動用ＬＳＩのキー議込み専用端子を数多
〈設けることをやめ、１本あるいは２本の専用様子と液
晶駆動用信号端子をキー入力としても使用することによ
ってキー読込みを可能ならしめる入出力回路を提供しよ
うとするものである。
イミング信号Ｄ，〜Ｄｎをキー読込み信号としてＬＳＩ
外部に導出し、またそのためのキー論込み専用入力Ｋ，
〜Ｋｍ端子を設ける必要が生じるが、すると例えばキー
が２３固必要であればｎ＝５、ｍ＝５として液晶駆動用
とは別にキー議込み用として１０本の外部導出ピンが必
要になる。従って前述のデューティ１／４方式で８桁表
示の場合には、桁選択信号用ピンが４本、セグメント駆
動用が１６本、千−読込み用が１０本となってまず３０
本必要となり、そのほか電源端子、発振端子等を加える
とＢＩＩＩのピン数は非常に多くなってしまう。本発明
は上記実情に鑑みてなされたもので、信号を円滑に入出
力でき、液晶駆動用ＬＳＩのキー議込み専用端子を数多
〈設けることをやめ、１本あるいは２本の専用様子と液
晶駆動用信号端子をキー入力としても使用することによ
ってキー読込みを可能ならしめる入出力回路を提供しよ
うとするものである。
以下図面を参照して本発明の一実施例を説明する。
第５図は本発明を適用した電卓のキー読込み部の詳細回
路図、第６図はこの電卓の全体的機成図、第７図はその
液晶駆動波形図である。即ちこの実施例の電卓はデュー
ティ１／４で１／３身一化法を用いた８桁表示となって
おり、第３図及び第４図で示したものと待応している。
まず本発明においては、第７図に示す如く瓜１１１内部
で使用するタイミング信号ら，Ｄ２，ｒからｒＤ２ｔ，
，ｒＤ２ｔ，なるパルスを得る。そして第５図に示すよ
うにＮチャンネルＭＯＳトランジスタＴＲ，，ＴＲ２、
ＰチヤンネルＭＯＳトランジスタＴＲ３，ＴＲ４で相補
型ＭＯＳ構成のセグメント駆動バッファ回路１４を形成
する。この回路は上記パルスｒＤ２Ｌ，ｒＤ２ちの両方
が−Ｖｂレベルにあるときは正論理オアゲート１５を介
した出力によりトランジスタＴＲ，，ＴＲ４はオンする
から、トランジスタＴＲ２，ＴＲ３は単なるィンバータ
として働き、セグメント駆動信号端子１６にセグメント
駆動信号Ｓａ，を供給する。セグメント駆動信号Ｓｂ，
〜Ｓｐ２についてもそれぞれ対応するセグメント駆動信
号端子に供給される。そしてパルスｒＤ２ｔ，またはｒ
Ｄ２ｔ，が十ＶｂレベルにあるときにトランジスタＴＲ
，，ＴＲ４はオフするが、バッファ回路１４にバイアス
電圧−Ｖｂを与える電極と出力端子間には相互コンダク
タンスｇｍが小つまりオン低抗が充分大きいＮチャンネ
ルＭＯＳトランジスタＴＲ５のソースとドレインが接続
されているので、上記トランジスタＴＲ，，ＴＲ４のオ
フと同時にトランジスタＴＲ５をオンさせると、第７図
に示す如くセグメント駆動信号Ｓａ，〜ｐ２は、パルス
ｒＤ２ｔ，，ｒＤ２ｔ，成立時に必ず一Ｖｂレベルにな
る。ここで、タイミングパルスｒＤ２ｔ，，ｒＤ２Ｌ‘
まそのパルス中がセグメント駆動信号Ｓａ，〜Ｓｐ２に
比較して充分狭く例えばこの実施例では１′１６０であ
るため、液晶表示には何ら影響を及ぼさないし、また周
期はキータツチ時間と比べて充分小になるように選定さ
れたものであるから、セグメント駆動信号はその１パル
ス間に１回は−Ｖｂレベルとなる。そして第５図に示す
各セグメント駆動信号出力端子を一方の入力パルスｒＤ
２ｔ，，ｒＤ２Ｌなる正論理ナンドゲート１ ９，，１
９２ 〜１９，−，，１９，の他方の入力に接続してお
く。またソース側を電源十Ｖｂに接続したＰチャンネル
ＭＯＳトランジスタＴＲ６，ＴＲ７のドレイン側を端子
１７，１８を介してＬＳＩ外部に導出し、キーボ−ド部
１３に接続する。即ちこのキーボード部１３では、セグ
メント駆動信号Ｓａ，〜Ｓｐ２に対応する各外部導出端
子１６から液晶表示装置の対応するセグメント電極に接
続される各セグメント駆動信号線２０を導入し、これら
信号線に、端子１７，１８に対応する数（この場合２個
）のキーの一方端を接続し、また端子１７，１８からの
信号線２１，２２を導入してこれに前記キーの他方端を
接続しておく。以上の構成において、キーボード部１３
のキーを何も操作しない時は、瓜１の端子１７，１８と
各端子１ ６とは接続されないため、パルスｒＤ２ｔ．
またはｒＤ２ｔ，が十Ｖｂレベルにある時のみ−Ｖｂレ
ベルとなるセグメント駆動信号がセグメント駆動信号出
力端子から出力されるためＬ正論理アンドゲート１９，
〜１９ｉの出力ｋ，〜ｋ，は常に一Ｖｂレベルになりば
なしである。
路図、第６図はこの電卓の全体的機成図、第７図はその
液晶駆動波形図である。即ちこの実施例の電卓はデュー
ティ１／４で１／３身一化法を用いた８桁表示となって
おり、第３図及び第４図で示したものと待応している。
まず本発明においては、第７図に示す如く瓜１１１内部
で使用するタイミング信号ら，Ｄ２，ｒからｒＤ２ｔ，
，ｒＤ２ｔ，なるパルスを得る。そして第５図に示すよ
うにＮチャンネルＭＯＳトランジスタＴＲ，，ＴＲ２、
ＰチヤンネルＭＯＳトランジスタＴＲ３，ＴＲ４で相補
型ＭＯＳ構成のセグメント駆動バッファ回路１４を形成
する。この回路は上記パルスｒＤ２Ｌ，ｒＤ２ちの両方
が−Ｖｂレベルにあるときは正論理オアゲート１５を介
した出力によりトランジスタＴＲ，，ＴＲ４はオンする
から、トランジスタＴＲ２，ＴＲ３は単なるィンバータ
として働き、セグメント駆動信号端子１６にセグメント
駆動信号Ｓａ，を供給する。セグメント駆動信号Ｓｂ，
〜Ｓｐ２についてもそれぞれ対応するセグメント駆動信
号端子に供給される。そしてパルスｒＤ２ｔ，またはｒ
Ｄ２ｔ，が十ＶｂレベルにあるときにトランジスタＴＲ
，，ＴＲ４はオフするが、バッファ回路１４にバイアス
電圧−Ｖｂを与える電極と出力端子間には相互コンダク
タンスｇｍが小つまりオン低抗が充分大きいＮチャンネ
ルＭＯＳトランジスタＴＲ５のソースとドレインが接続
されているので、上記トランジスタＴＲ，，ＴＲ４のオ
フと同時にトランジスタＴＲ５をオンさせると、第７図
に示す如くセグメント駆動信号Ｓａ，〜ｐ２は、パルス
ｒＤ２ｔ，，ｒＤ２ｔ，成立時に必ず一Ｖｂレベルにな
る。ここで、タイミングパルスｒＤ２ｔ，，ｒＤ２Ｌ‘
まそのパルス中がセグメント駆動信号Ｓａ，〜Ｓｐ２に
比較して充分狭く例えばこの実施例では１′１６０であ
るため、液晶表示には何ら影響を及ぼさないし、また周
期はキータツチ時間と比べて充分小になるように選定さ
れたものであるから、セグメント駆動信号はその１パル
ス間に１回は−Ｖｂレベルとなる。そして第５図に示す
各セグメント駆動信号出力端子を一方の入力パルスｒＤ
２ｔ，，ｒＤ２Ｌなる正論理ナンドゲート１ ９，，１
９２ 〜１９，−，，１９，の他方の入力に接続してお
く。またソース側を電源十Ｖｂに接続したＰチャンネル
ＭＯＳトランジスタＴＲ６，ＴＲ７のドレイン側を端子
１７，１８を介してＬＳＩ外部に導出し、キーボ−ド部
１３に接続する。即ちこのキーボード部１３では、セグ
メント駆動信号Ｓａ，〜Ｓｐ２に対応する各外部導出端
子１６から液晶表示装置の対応するセグメント電極に接
続される各セグメント駆動信号線２０を導入し、これら
信号線に、端子１７，１８に対応する数（この場合２個
）のキーの一方端を接続し、また端子１７，１８からの
信号線２１，２２を導入してこれに前記キーの他方端を
接続しておく。以上の構成において、キーボード部１３
のキーを何も操作しない時は、瓜１の端子１７，１８と
各端子１ ６とは接続されないため、パルスｒＤ２ｔ．
またはｒＤ２ｔ，が十Ｖｂレベルにある時のみ−Ｖｂレ
ベルとなるセグメント駆動信号がセグメント駆動信号出
力端子から出力されるためＬ正論理アンドゲート１９，
〜１９ｉの出力ｋ，〜ｋ，は常に一Ｖｂレベルになりば
なしである。
次に例えばキー■を操作すると、セグメント駆動信号Ｓ
ａ，の出力端子１６とパルスｒＤ２ｔ，の出力端子１７
とがショートされるわけであるが、パルスｒＤ２ｔｌの
タイミング時にはトランジスタＴＲ，，ＴＲ４がオフし
ているため、電源（十Ｖｂ）ートランジスタＴＲ６−ト
ランジスタＴＲ５−電源（−Ｖｂ）なる電流パスが生じ
るが、トランジスタＴＲ５のオン低抗はトランジスタＴ
Ｒ６のそれと比較して充分大きく選定されているから、
セグメント駆動信号Ｓａ，の出力端子１６の電位はほぼ
十Ｖｂレベルとなる。従ってゲート１９，の出力ｋ，は
ｒＤ２ちの成立タイミングのみ十Ｖｂレベルとなるから
、このことをＬＳＩ内部で検出すればキー囚，を操作し
たことが判別できるものである。以上説明した如く本発
明によれば、第１、第４、第５のトランジスタを用いた
入出力制御を行なうから、入出力端子に信号を円滑に入
出力でき、また液晶駆動信号端子をキー入力としても使
用できるので、キー読込み専用のタイミング信号導出端
子を１〜２本程度設けるだけでキー議込みが可能となる
のである。
ａ，の出力端子１６とパルスｒＤ２ｔ，の出力端子１７
とがショートされるわけであるが、パルスｒＤ２ｔｌの
タイミング時にはトランジスタＴＲ，，ＴＲ４がオフし
ているため、電源（十Ｖｂ）ートランジスタＴＲ６−ト
ランジスタＴＲ５−電源（−Ｖｂ）なる電流パスが生じ
るが、トランジスタＴＲ５のオン低抗はトランジスタＴ
Ｒ６のそれと比較して充分大きく選定されているから、
セグメント駆動信号Ｓａ，の出力端子１６の電位はほぼ
十Ｖｂレベルとなる。従ってゲート１９，の出力ｋ，は
ｒＤ２ちの成立タイミングのみ十Ｖｂレベルとなるから
、このことをＬＳＩ内部で検出すればキー囚，を操作し
たことが判別できるものである。以上説明した如く本発
明によれば、第１、第４、第５のトランジスタを用いた
入出力制御を行なうから、入出力端子に信号を円滑に入
出力でき、また液晶駆動信号端子をキー入力としても使
用できるので、キー読込み専用のタイミング信号導出端
子を１〜２本程度設けるだけでキー議込みが可能となる
のである。
なお上記実施例では、セグメント駆動信号Ｓａ，〜Ｓｐ
２にタイミング信号ｒＤ２Ｌ，ｒＤ２ｔ，を重畳するこ
とによりは１ピン数の減少化を図ったが、桁選択信号Ｌ
ＣＤ，〜ＬＣＤ４側にタイミング信号ｒＤ２ｔ，，ｒＤ
２ちを重畳するようにしても同様の効果が得られる。
２にタイミング信号ｒＤ２Ｌ，ｒＤ２ｔ，を重畳するこ
とによりは１ピン数の減少化を図ったが、桁選択信号Ｌ
ＣＤ，〜ＬＣＤ４側にタイミング信号ｒＤ２ｔ，，ｒＤ
２ちを重畳するようにしても同様の効果が得られる。
またｒＤ２ｔ，，ｒＤ２ｔ，なるタイミング信号はパル
ス中の充分狭い、規則性のあるパルスならどのようなパ
ルスでも使用可能であるし、このパルス数はキー数に応
じて変化させればよいのである。
ス中の充分狭い、規則性のあるパルスならどのようなパ
ルスでも使用可能であるし、このパルス数はキー数に応
じて変化させればよいのである。
第１図は蟹光表示管を用いた電卓のキー謙込み方法を説
明するための回路図、第２図はその動作を示す波形図、
第３図は液晶を用いた従来の電卓のキー議込み方法を説
明するための回路図、第４図はその動作を示す波形図、
第５図及び第６図は本発明の一実施例を示す回路図、第
７図及び第８図はその動作を示す波形図である。 １１・・・・・・は１、１２・・…・液晶表示部、１３
・・・・・・キーボ−ド部、１４……バッファ回路、１
６〜１８……端子、ＴＲ，〜ＴＲ７・・…・トランジス
タ、１９，〜１９，・・・…ゲート回路、ｒＤ２ち，ｒ
Ｄ２ｔ，……タイミング信号。 第２図 第１図 第３図 第８図 第４図 第５図 第６図 第７図
明するための回路図、第２図はその動作を示す波形図、
第３図は液晶を用いた従来の電卓のキー議込み方法を説
明するための回路図、第４図はその動作を示す波形図、
第５図及び第６図は本発明の一実施例を示す回路図、第
７図及び第８図はその動作を示す波形図である。 １１・・・・・・は１、１２・・…・液晶表示部、１３
・・・・・・キーボ−ド部、１４……バッファ回路、１
６〜１８……端子、ＴＲ，〜ＴＲ７・・…・トランジス
タ、１９，〜１９，・・・…ゲート回路、ｒＤ２ち，ｒ
Ｄ２ｔ，……タイミング信号。 第２図 第１図 第３図 第８図 第４図 第５図 第６図 第７図
Claims (1)
- １ 第１の電源端子と、第２の電源端子と、上記第１、
第２の電源端子間に接続された第１導電型の第１、第２
のトランジスタ及び第２導電型の第３、第４のトランジ
スタと、上記第２、第３のトランジスタの共通ドレイン
端子に接続された入出力端子と、上記第２、第３のトラ
ンジスタのゲートに接続された入力端子と、上記第１の
電源端子と上記入出力端子間に接続された第１導電型の
第５のトランジスタと、上記入出力端子に接続されたゲ
ート回路と、上記第１、第４、第５のトランジスタを同
時に制御する信号とを用意し、上記入力端子より入る信
号を、上記第１ないし第４のトランジスタを使用して上
記入出力端子より出力し、それ以外のときは上記第１な
いし第４のトランジスタよりなるインバータを停止させ
つつ前記入出力端子を第５のトランジスタをつかって一
定レベルとして上記入出力端子より上記ゲート回路を使
って外部信号を取り込むようにしたことを特徴とする入
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129793A JPS6013487B2 (ja) | 1982-07-26 | 1982-07-26 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129793A JPS6013487B2 (ja) | 1982-07-26 | 1982-07-26 | 入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824190A JPS5824190A (ja) | 1983-02-14 |
| JPS6013487B2 true JPS6013487B2 (ja) | 1985-04-08 |
Family
ID=15018366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129793A Expired JPS6013487B2 (ja) | 1982-07-26 | 1982-07-26 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013487B2 (ja) |
-
1982
- 1982-07-26 JP JP57129793A patent/JPS6013487B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5824190A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746106A (ja) | パワーオン信号発生回路 | |
| KR930014593A (ko) | 복수개의 동작전압에 대응하는 리프레쉬 타이머 | |
| KR970048738A (ko) | 구동회로를 내장한 액정 표시장치 및 그 구동방법 | |
| US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
| JPH07101335B2 (ja) | 表示装置の駆動回路 | |
| JPS5818648B2 (ja) | キ−読込み装置 | |
| JPS6013487B2 (ja) | 入出力回路 | |
| JPS6226604B2 (ja) | ||
| US3842411A (en) | Driving circuit for a display device | |
| JPH02210492A (ja) | 液晶表示駆動装置 | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same | |
| KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
| JPS6281185A (ja) | 液晶駆動回路 | |
| JPS6161473B2 (ja) | ||
| JPH0619701B2 (ja) | 半加算回路 | |
| JPH05307891A (ja) | 行デコーダ | |
| KR860000633B1 (ko) | 1/4듀티사이클(Duty Cycle)을 갖는 액정표시 구동회로. | |
| JPS59214325A (ja) | レベルシフト回路 | |
| KR100280416B1 (ko) | 파워스위칭회로 | |
| JPH0727697Y2 (ja) | ゼロクロス検出回路 | |
| KR100596763B1 (ko) | 롬의 고속동작을 위한 센스앰프 | |
| JPS6024958B2 (ja) | 液晶駆動方式 | |
| JPS5857118B2 (ja) | エレクトロクロミズムヒヨウジソウチノ クドウカイロ | |
| JPH02246093A (ja) | 半導体回路 | |
| JPH01190117A (ja) | ラッチ回路 |