JPS6013538B2 - 可変演算方式 - Google Patents

Description

【発明の詳細な説明】 本発明は情報通信における通信制御装置、特に情報の誤
り制御を行なうＣＲＣ方式（循環冗長符号方式）におい
て、初期状態のプリセットを任意に選択することのでき
る可変演算方式に関する。

情報通信の分野における極めて有用な誤り制御のための
冗長符号構成の１つとして、ＣＲＣ方式が広く実用され
ている。この方式は、送受するデータを生成多項式で除
算して、その剰余を求める演算方式であり、例えば、従
来よく知られている方式として、１つは、剰余の初期値
をオール“０”に設定する方法、他に、ＩＳＯの東京会
議で提案された剰余の初期値をオール“１”に設定する
方法、さらにまた、特定のパターンを剰余の初期値とす
る方法等が考えられている。しかし、現在のところ、ど
のような方式にするか未だに統一されるに至っていない
。いずれにしても、各種の情報伝送方式、または各種端
末と比較的自由に接続され、その多様性を吸収して上位
計算装置に接続する事によって、後者の計算能力を最大
限に発揮させることを使命の１つとする通信制御装置に
とって、ある特定の方式のみに適合するとか、方式によ
って回線収容位贋が固定されるとか、または使用の途上
で方式の変更が必要となった時に、ハードウェアの変更
を伴うという事では実用上好ましくない。又、更に複数
個の回線が接続されている場合、その接続される回線の
演算方式を全て、同じように制約してしまうことも実用
上好ましくないことは言うまでもない。本発明の目的は
、複数の回線上に送受される情報の誤りを制御するのに
、ＣＲＣ方式による初期状態のプリセットを任意に選択
することのできる可変演算方式を提供するにある。

本発明の特徴は、接続される複数の回線に対応して設け
られる回線制御藷を記憶する記憶装置と、その回線制御
語に含まれる特定の制御ビットをプログラムの制御によ
り書き替える手段と、上記書き替えられた制御ビットに
よって、その初期状態を全ビット“０”、全ビット“１
”、または特定パターンのいずれにもブリセットできる
ＣＲＣ演算回路とによって構成された点にあり、これに
よって、回線上に送受される情報の誤りを制御するＣＲ
Ｃ方式によるプリセットが、“０”ブリセット方式か“
１”プリセット方式かのいずれか１つに制約されること
から開放される。

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を構成図によって示したも
のであり、回線＃ｉ（ｉ＝０〜ｎ）毎に設けられた回線
制御語１は接続される回線＃０〜＃ｎに対応して、記憶
装置２の中に記憶される。一方、回線上の情報は、回線
接続装置ＬＵＴ（本図には示されてない）に於て時分割
多重化されて、接続線３に導かれ、ＣＲＣ演算回路４に
入力される。また、記憶装置２から論出しレジスタ５に
読み出された回線制御語はＣＲＣ演算の中間結果を示す
情報６と、上記回線のＣＲＣ方式が“０”プリセット方
式か“１”プリセット方式かを示す制御ビット７とを有
し、これらのいずれもがＣＲＣ演算回路４に入力線８，
９およびＩＱを通して与えられる。また、ＣＲＣ演算回
路４の出力は接続線１１を通し、再び、記憶装置２の中
の上記回線に対応する番地に再訪臆される。一方、論理
回路１２は、回線制御語１の上において、８ビット単位
の情報からなるオクテットの生成分解、回線制御、回線
監視など、従来とも一般に回線制御装置に於て実施され
ているような機能をもっと共に、プログラム制御部（本
図には示されていない）からの制御線１３により、任意
の回線制御語１に含まれる制御ビット７を任意に書き替
える機能を賦与されている。なお、本実施例においては
、ＣＲＣ方式によるオール“１”とオール“０”のいず
れにもプリセットできる方式について述べたが、勿論、
ＣＲＣ方式による生成多項式の演算方式による選択が可
能であることは言うまでもない。

このＣＲＣ方式による演算において、例えば、ＩＳＯ（
国際標準化機構）ＴＣ９７におけるＦＣＳ（Ｆ的ｍｅＣ
ｈｅｃｋ Ｓｅｑ雌ｎｃｅ）の規定を引用すると、ＦＣ
Ｓは、ｘ１６０（ｘ）＋ｘｋ（ｘ１５十×１４十……十
〆十×１十１） …
……【１１を次式、
２０ｘ１６Ｇ（ｘ）＋ｘぜ十ｘ１４十・・・・
・・十ｘ２十ｘ１十１）＝Ｑ（Ｐ（ｘ）に見られるよう
に、生成多項式Ｐ（ｘ）で２進割算した結果得られる剰
余Ｒ（ｘ）の１の補数として定義されている。

式■において、Ｒ（ｘ）はＦＣＳである。このことから
判るように、上述のオール“１”とオール“０”のいず
れにもプリセットできる方式とは、式｛２）による演算
において、生成多項式Ｐ（ｘ）で除算を行う際の剰余の
初期値をオール“１”がオ−ル“０”に選択的に設定す
ることの実現方法を指したものである。なお、ＣＣＩＴ
Ｔでは、Ｐ（ｘ）＝ｘ１６十ｘ８十×５十１を使用して
いるものもあり、別のシステムではＰ（ｘ）＝×１６十
ｘｌ０十ず十×２十１を使用しているものもあるが、い
ずれにしても、このＰ（ｘ）をプログラム制御部からの
指示により指定できるようになっている。以上に説明し
たように、本発明の可変演算方式によれば、ＣＲＣ方式
における制御信号の初期状態のプリセットを任意に選ぶ
ことがでるから、ハードウェアの選択、または取替え等
の面倒が無くなり、性能的な利用価値はもとより経済的
に見ても、その得られる効果は大きい。

【図面の簡単な説明】

第１図は本発明による可変演算方式の一実施例を示す構
成図である。 記号の説明：１・・・・・・回線制御語、２・・・・・
・記憶装置、３・・・・・・接続線、４・・・・・・Ｃ
ＲＣ演算回路、５・・・・・・議出しレジスタ、６…・
・・ＣＲＣ演算の中間結果を示す情報、７…・・・制御
ビット、８，９，１０・・・・・・入力線、１１…・・
・接続線、１２・・・・・・論理回路、１３・・・・・
・制御線。 界１図

Claims (1)

【特許請求の範囲】
1. １ 複数の回線に接続され、その等回線の情報の送受を
   制御する通信制御装置に於て、前記各回線に対応して設
   けられた回線制御語を記憶する記憶装置と、該回線制御
   語に含まれている特定の制御ビツトをプログラムの制御
   により書き替える手段と、該書き替えられた制御ビツト
   によって、初期状態を予められた符号パターンにプリセ
   ツトするＣＲＣ演算回路とを有し、これによって前記回
   線上に送受される情報の誤り制御を回線対応に選択する
   ようにしたことを特徴とる可変演算方式。