JPS6014598B2 - Pulse motor phase advance control method - Google Patents
Pulse motor phase advance control methodInfo
- Publication number
- JPS6014598B2 JPS6014598B2 JP15974781A JP15974781A JPS6014598B2 JP S6014598 B2 JPS6014598 B2 JP S6014598B2 JP 15974781 A JP15974781 A JP 15974781A JP 15974781 A JP15974781 A JP 15974781A JP S6014598 B2 JPS6014598 B2 JP S6014598B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- motor
- register
- phase advance
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/40—Special adaptations for controlling two or more stepping motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は、パルス・モータの進相制御方式に関し、特に
2個のパルス・モータを1一2相励磁式で制御するため
のマイクロプロセッサを用いた進相制御方式に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phase advance control method for pulse motors, and more particularly to a phase advance control method using a microprocessor for controlling two pulse motors using a 1-2 phase excitation method. It is something.
例えば、シリアル・プリンタでは、第1図に示すように
、プリント・ヘッド1を送りパルス・モータ2に連結し
たワイヤ3に固定されたキヤリツジ41こ搭載し、右方
向に走査して1文字ごとに停止して印字を行うとともに
、記録用紙5を紙送りパルス・モータ6により1行分印
字が完了するごとに紙送りを行う。For example, in a serial printer, a print head 1 is mounted on a carriage 41 fixed to a wire 3 connected to a feed pulse motor 2, as shown in FIG. While stopping and printing, the recording paper 5 is fed by a paper feed pulse motor 6 every time printing for one line is completed.
このように、プリンタ等の2個のモータを具備する装置
では、これらのモータの回転位相を独立に制御する必要
があるため、従来よりハードウェアにより進相制御を行
うか、あるいは第2図に示すようにマイクロプロセッサ
のプログラム制御により進相させている。In this way, in a device equipped with two motors such as a printer, it is necessary to independently control the rotational phase of these motors. As shown, the phase is advanced by microprocessor program control.
なお、4相パルス・モータの進相制御方法には、1相励
磁式、2相励磁式、1一2相励磁式、ダブル1一2相励
磁式等があるが、最も使用されているのは1一2相励磁
式である。第2図に示す従釆の進相制御方法では、あら
かじめマイクロプロセッサのメモ川こ2個のモータA,
Bに対する進相パターンを示すテーブルを記憶しておき
、マイクロプロセッサはプログラムにより順次テ−ブル
よりパターン・データを読み出して、2個のモータA,
Bに対して各々4ビット(亥〜汐.〆〜27)ずつラツ
チ回路8にセットすることにより、そのビットを制御信
号としてモータA,Bに送出している。しかし、この方
法では、進相パターンの作成にテーブルを用いているた
め、テーブルを参照する操作、テーブルを引くためのイ
ンデックス・レジスタの更新等の処理が必要であり、マ
イクロ・プロセッサ内での処理時間が長くなる。There are four phase advance control methods for 4-phase pulse motors, including 1-phase excitation, 2-phase excitation, 1-2-phase excitation, and double 1-2-phase excitation. is a 1-2 phase excitation type. In the subordinate phase advance control method shown in FIG.
A table showing the phase advance pattern for motor B is stored, and the microprocessor sequentially reads pattern data from the table according to a program, and
By setting 4 bits (input through 27) in the latch circuit 8 for each motor B, the bits are sent to the motors A and B as a control signal. However, since this method uses a table to create a phase advance pattern, it requires operations such as referencing the table and updating index registers to pull the table, which requires processing within the microprocessor. It takes longer.
また、テーブルを記憶する必要があるため、メモリ容量
がそれだけ増加する。本発明の目的は、このような従来
の欠点を除去するため、1−2相励磁式で2個の4相パ
ルス・モータの進相制御を行う場合、外付けハードウェ
アが少なく、かつマイクロプロセッサの進相制御のため
の処理時間が短かく、しかもメモリ容量の増加が不要な
パルス・モータの進相制御方式を提供することにある。Furthermore, since the table needs to be stored, the memory capacity increases accordingly. An object of the present invention is to eliminate such conventional drawbacks, and to perform phase advance control of two 4-phase pulse motors using a 1-2 phase excitation type, the present invention requires less external hardware and a microprocessor. It is an object of the present invention to provide a phase advance control method for a pulse motor that requires a short processing time for phase advance control and does not require an increase in memory capacity.
本発明によるパルス・モータの進相制御方式は、8ビッ
ト・ラッチ回路の出力が直接励磁信号となるように接続
され、かつ1−2相励磁式で2個の4相パルス・モ−夕
を制御するパルス・モ−夕の進相制御方式において、上
記2個のパルス・モータの各相を上記8ビット・ラツチ
回路の出力に交互に割り付けて縞線し、マイクロプロセ
ッサのレジスタの内容を順次シフトさせて1−2相励磁
の動作波形デ−夕を作成し、鼓動作波形データを上記8
ビット・ラッチ回路にセットすることを特徴とする。The phase advance control method for a pulse motor according to the present invention connects the output of an 8-bit latch circuit so as to directly serve as an excitation signal, and controls two 4-phase pulse motors in a 1-2 phase excitation type. In the phase advance control method of the pulse motor to be controlled, each phase of the two pulse motors is alternately assigned to the output of the 8-bit latch circuit to form a striped line, and the contents of the register of the microprocessor are sequentially read. Create the operating waveform data of 1-2 phase excitation by shifting, and convert the heartbeat waveform data to the above 8.
It is characterized by being set in a bit latch circuit.
以下、本発明の実施例を、図面により説明する。Embodiments of the present invention will be described below with reference to the drawings.
第3図は、本発明の原理を示す概略図である。FIG. 3 is a schematic diagram illustrating the principle of the invention.
最近、パルス・モータの制御においても、ハ−ドウェア
を減少させるため外付けTTL素子を減らして、これら
のかわりにマイクロプロセッサのメモリを用い、このメ
モリをLSI化して軽量化を計る傾向にある。このよう
に、外部素子を簡略化すればするほど、プロセッサにか
かる負担は増大し、プロセッサの内部処理の時間増加と
メモリ容量の増加を招く。また、進相制御回路の性能を
向上して、パルス’モータを高速に回転させるためには
、進相に要する処理時間を短縮することが必要である。
本発明では、モータの動作波形データを、テープルを用
いることなく、マイクロプロセッサ内のレジス夕の内容
をシフトさせることにより作成し、更新されたレジスタ
の内容をラツチ回路にセットするのみでよい。Recently, in the control of pulse motors, there has been a trend to reduce the number of external TTL elements in order to reduce the amount of hardware, use microprocessor memory in their place, and convert this memory into an LSI to reduce weight. As described above, the simpler the external elements are, the more the burden placed on the processor increases, leading to an increase in the processor's internal processing time and memory capacity. Furthermore, in order to improve the performance of the phase advance control circuit and rotate the pulse motor at high speed, it is necessary to shorten the processing time required for phase advance.
In the present invention, the motor operating waveform data is created by shifting the contents of a register in the microprocessor without using tables, and it is only necessary to set the updated contents of the register in the latch circuit.
その場合、ラツチ回路の出力にモータの各相を交互に割
り付けておく。すなわち、第3図に示すように、マイク
ロプロセッサからの指定により、モータAとBとに対応
するレジスター 1,12にそれぞれ初期位相データを
セットし、演算回路、アキュムレータを介してこれをラ
ッチ回路8の交互に割り付けられたビット位置に出力す
る。次の周期には、プログラムによりレジスタ11,1
2の内容をシフトするので、更新された内容が次の動作
波形データとしてラッチ回路8にセットされる。このよ
うにして、最初にマイクロプロセッサのプログラムによ
りレジスタの内容およびシフト方向を設定しておけば、
順次レジスタの内容がシフトされて更新され、連続的に
2個のモータA,Bの動作波形データが出力される。ラ
ッチ回路8とモータA,Bの各相との結合関係は、第2
図と第3図を比較すれば明らかなように、従来は、ビッ
ト〆〜汐がモータAの1〜4相に対応し、ビット2〜才
がモータBの1〜4相に対応しているのに対して、本発
明では、ビット?,汐,メ,交がモータAの1〜4相に
対応し、ビットa,Z,交,27がモータBの1〜4相
に対応している。第4図は、本発明の実施例を示すラッ
チ回路とモータ・ドライブ回路の接続構成図である。In that case, each phase of the motor is alternately assigned to the output of the latch circuit. That is, as shown in FIG. 3, initial phase data is set in registers 1 and 12 corresponding to motors A and B according to instructions from the microprocessor, and is sent to latch circuit 8 via an arithmetic circuit and an accumulator. output to alternately allocated bit positions. In the next cycle, registers 11 and 1 are set by the program.
Since the contents of 2 are shifted, the updated contents are set in the latch circuit 8 as the next operation waveform data. In this way, if you first set the register contents and shift direction using the microprocessor program,
The contents of the registers are sequentially shifted and updated, and the operating waveform data of the two motors A and B are continuously output. The coupling relationship between the latch circuit 8 and each phase of motors A and B is
As is clear from comparing the figure with Figure 3, conventionally, bits 1 to 4 correspond to phases 1 to 4 of motor A, and bits 2 to 2 correspond to phases 1 to 4 of motor B. Whereas in the present invention, bit? . FIG. 4 is a connection configuration diagram of a latch circuit and a motor drive circuit showing an embodiment of the present invention.
マイクロプロセッサ7は、外付けラッチ回路8を介して
パルス・モータ・ドライブ回路(アンプICI〜8、/
ゞワー・トランジスタTRI〜8、ダイオードDI〜8
等)に接続され、モータA,Bの励磁コイル?1〜J4
に接続される。ラツチ回路8への書き込みは、マイクロ
プロセッサ7に定義された出力命令によりアキュムレー
タ(ACC)の内容が転送される。The microprocessor 7 connects the pulse motor drive circuit (amplifier ICI~8, /
Power transistor TRI~8, diode DI~8
etc.) and the excitation coils of motors A and B? 1~J4
connected to. When writing to the latch circuit 8, the contents of the accumulator (ACC) are transferred according to an output command defined in the microprocessor 7.
第4図におけるICI〜8はオープン・コレクタのIC
回路であり、TRI〜8はモータの巻線を励磁するため
のパワー・トランジスタであり、DI〜8は巻線◇1〜
J4の励磁を切ったときに発生するフライバック電流を
ループさせるためのダイオ−ドである。ICI~8 in Figure 4 is an open collector IC
TRI~8 is a power transistor for exciting the motor windings, and DI~8 is a power transistor for exciting the windings ◇1~
This is a diode for looping the flyback current generated when the excitation of J4 is cut off.
第5図は、本発明で用いる1一2相励磁の進相パルス列
を示すタイムチャートである。FIG. 5 is a time chart showing a phase advancing pulse train of 1-2 phase excitation used in the present invention.
1−2相励磁は、第5図に示すようなパルス列を作り、
このパルスを励磁巻線?1〜J4に加えることによりモ
ータを回転させる。1-2 phase excitation creates a pulse train as shown in Figure 5,
This pulse excites the winding? 1 to J4 to rotate the motor.
パルスの/・ィレベルの時間で、モータは励磁される。The motor is energized at the time of the pulse.
進相制御回路の機能は、2個のモータの各相JI〜J4
に対応するパルス列の瞬時値“1”,“0”をラツチ出
力として得ることである。The function of the phase advance control circuit is to control each phase JI to J4 of the two motors.
The purpose is to obtain the instantaneous values "1" and "0" of the pulse train corresponding to the latch output.
第6図は、本発明の実施例を示すパルス・モータ進相制
御方式の動作フロー・チャートである。FIG. 6 is an operational flow chart of a pulse motor phase advance control system showing an embodiment of the present invention.
本発明では、マイクロプロセッサ内に、モータA,Bの
各々の回転位贋を保持するためのレジスタ11および1
2が設けられ、これらのレジスタ11,12は電源投入
時に、第6図bに示す内容“10000011”,“0
000011rにイニシヤライズされた後、回転指令に
もとづき左右にシフトされる。また、プログラムによっ
て、これら2つのレジスタ1 1,12を間接的にアク
セスする必要があるため、第6図bに示すインデックス
・レジスタ9およびフラブ10を用いる。第6図aにお
いて、先ず別プログラムにより2個のうちの1個のモー
タの指定と、回転方向の指定を行った後、本プログラム
を起動し、本プログラムによってモータ駆動パルスを作
成し、ラツチ回路8に出力する。In the present invention, registers 11 and 1 for holding the rotational position of each of motors A and B are provided in the microprocessor.
2, and these registers 11 and 12 have the contents "10000011" and "0" shown in FIG. 6b when the power is turned on.
After being initialized to 000011r, it is shifted left and right based on a rotation command. Furthermore, since it is necessary to indirectly access these two registers 11 and 12 depending on the program, the index register 9 and flub 10 shown in FIG. 6b are used. In Fig. 6a, first specify one of the two motors and specify the rotation direction using a separate program, then start this program, create motor drive pulses using this program, and set the latch circuit. Output to 8.
別プログラムが開始され、ステップ1で進相モータが指
定されると、モータを指定するためのインデックス・レ
ジスタ9に“0”または“1”がセットされる。When another program is started and a phase advance motor is designated in step 1, "0" or "1" is set in the index register 9 for designating the motor.
いま、“0”の「ときにはモータA,“1”のときには
モータBが指定されたものとする。次にステップ1′で
、モータの回転方向がプログラム的なプラグ10により
指定される。回転の方向は、例えば、“0”のとき右回
転、“1”のとき左回転が指定されるものとする。一方
、レジスタ11,12は電源投入により、第6図bに示
す内容にィニシャラィズされている。なお、レジスタ1
1はモータAに対応する内容(ビット〆,〆,Z,メの
値“0001”)のみを有効とし、レジスター2はモー
夕Bに対応する内容(ビットZ,交, ぞ,?の値“0
001”)のみを有効としている。Now, it is assumed that motor A is designated when the value is "0" and motor B is designated when the value is "1".Next, in step 1', the rotation direction of the motor is designated by the programmatic plug 10. For example, when the direction is "0", clockwise rotation is specified, and when "1", counterclockwise rotation is specified.On the other hand, registers 11 and 12 are initialized to the contents shown in FIG. 6b when the power is turned on. Note that register 1
1 makes only the contents corresponding to motor A (value "0001" of bits 〆, 〆, Z, ME) valid, and register 2 makes valid the contents corresponding to motor B (value of bits Z, 0
001”) is valid.
次に、本プログラムにジャンプされて、ステップ2で回
転方向をフラグ1川こより判定する。Next, the program jumps to this program, and in step 2, the rotation direction is determined from flag 1.
回転させるモ−夕は、インデックス・レジスタ1によっ
て指定されているので処理は一律であり、左回転時には
モータの相をぐ1〜◇4に回転させることになるため、
ステップ3で、インデックス・レジスタ1で示されるレ
ジスタぐ0”のときにはしジスタ1 1,“1’’のと
きにはしジスタ12)の内容を左方向に2ビット回転さ
せると(レジスター1の内容は(0000111び、レ
ジスタ12の内容は“0001110びとなる)。同じ
ように、右回転時には、モータの相を04〜◇1に回転
させることせになるため、ステップ3′で、インデック
ス・レジスタ1で示されるレジスタ11または12を右
方向に2ビット回転させる(レジスタ11の内容は“1
1r000o0’’レジスタ12の内容は“11000
00rとなる)。そして、このデータは、シフト動作の
結果としてアキュムレータ(ACC)に残る。ァキュム
レータ(ACC)の内容が指定されたモータの次の停止
位鷹となるので、ステップ4でアキュムレぜ−夕(AC
C)の内容をインデツクス・レジスタ1で示されたレジ
スター1または12に格納し、停止位置を更新する。ス
テップ5では、モータAの励磁相の決定が行なわれる。Since the motor to be rotated is specified by index register 1, the processing is uniform, and when rotating counterclockwise, the motor phase is rotated from ① to ◇◇4.
In step 3, if the contents of the register indicated by the index register 1 are rotated 2 bits to the left (if the register is 0'' then the register 1 is 1, and if the register is 1'' then the register is 12), the contents of the register 1 are ( 0000111, and the contents of register 12 become "0001110").Similarly, when rotating clockwise, the motor phase is rotated from 04 to ◇1, so in step 3', the contents of index register 1 are Rotate register 11 or 12 to the right by 2 bits (the contents of register 11 will be “1”).
1r000o0'' The contents of register 12 are “11000”
00r). This data then remains in the accumulator (ACC) as a result of the shift operation. The contents of the accumulator (ACC) become the next stop position of the specified motor, so in step 4 the accumulator (ACC) is
The contents of C) are stored in register 1 or 12 indicated by index register 1, and the stop position is updated. In step 5, the excitation phase of motor A is determined.
レジスタ11の内容のうち、モータAに結線されている
ラツチ回路8のビット位置だけを抽出するため、レジス
タAIIの内容と(55),6の論理積をとり、この結
果を一時退避レジス外こ格納させる。In order to extract only the bit position of the latch circuit 8 connected to the motor A from the contents of the register 11, the contents of the register AII are ANDed with (55) and 6, and this result is temporarily saved outside the register. Store it.
(55),6=“01010101”であるから、ビッ
ト〆,メ,亥,その値が退避レジスタにセットされる。
次にステップ6では、モ−タBの励磁相が決定される。(55), 6=“01010101”, so bits 〆, 〆, 〆, 〉, and their values are set in the save register.
Next, in step 6, the excitation phase of motor B is determined.
レジスタ12の内容のうち、モータBに結線されている
ラッチ回路8のビット位置だけを抽出するため、レジス
タB12の内容と(AA),6の論理積をとり、その演
算結果をアキュムレータ(ACC)にセットする。(A
A),6=“10101010’’であるから、ビット
27,交,夕,?の値のみがアキュムレータ(ACC)
に残される。In order to extract only the bit position of the latch circuit 8 connected to the motor B from the contents of the register 12, the contents of the register B12 are ANDed with (AA) and 6, and the result of the operation is sent to the accumulator (ACC). Set to . (A
A), 6 = “10101010'', so only the value of bit 27, 0, 0, ? is in the accumulator (ACC)
left behind.
ステップ7で、退避レジスタの内容とアキュムレータ(
ACC)の内容の論理和をとり、この演算結果をラツチ
回路8に出力する。In step 7, the contents of the save register and the accumulator (
ACC) and outputs the result of this operation to the latch circuit 8.
これにより、モータAとモータBに対応したデータが交
互にラツチ回路8にセットされ、各モータ・ドライブ回
路に出力される。これらのステップにより、モータA,
Bが1ステップ回転する。As a result, data corresponding to motor A and motor B are alternately set in the latch circuit 8 and output to each motor drive circuit. With these steps, motor A,
B rotates one step.
そして、一定時間(周期)ごとにこのプログラムを起動
することによってモータA,Bの連続的な回転が可能と
なる。以上説明したように、本発明によれば、外部に汎
用の8ビット・ラツチ回路を設けるだけで、他の制御を
すべてプログラム化したので、外付けのハードウェアは
簡略化され、かつプログラム・ステップ数を少なくした
ので、処理時間の短縮が可能である。By starting this program at regular intervals (periods), continuous rotation of motors A and B becomes possible. As explained above, according to the present invention, all other controls are programmed by simply providing an external general-purpose 8-bit latch circuit, so external hardware is simplified and the program step Since the number is reduced, processing time can be shortened.
また、進相のためのテーブルを具備することなく、マイ
クロプロセッサ内のレジスタを操作するだけの単純な処
理で、進相を制御することができるので、メモリ容量は
節約され、テーフルを用いた場合に比較して約2割の改
善が可能である。In addition, the phase advance can be controlled simply by manipulating the registers in the microprocessor without providing a table for phase advance, so memory capacity is saved, and when using a table An improvement of about 20% is possible compared to .
第1図はシリアル・プリンタの概略構成図、第2図は従
来の進相制御方法の説明図、第3図は本発明の進相制御
方式の原理を示す★磯略図、第4図は本発明の実施例を
示すラツチ回路とモータ・ドライブ回路の接続構成図、
第5図は本発明で用いる1一2相励磁の進相パルス列を
示すタイム・チャート、第6図は本発明の実施例を示す
パルス・モータ進相制御方式の動作フローチャートであ
る。
1:プリント・ヘッド、2:ヘッド送りパルス・モータ
、3:ワイヤ、4:キヤリツジ、5:記録用紙、6:紙
送りパルス・モータ、7:マイクロプロセッサ、8:ラ
ツチ回路、9:インデックス・レジスタ、10:フラグ
、11:レジスタA、12:レジスタB。
第1図
第2い
第3図
第4図
第5図
第6図Figure 1 is a schematic configuration diagram of a serial printer, Figure 2 is an explanatory diagram of a conventional phase advance control method, Figure 3 is a schematic diagram showing the principle of the phase advance control method of the present invention, and Figure 4 is an illustration of the present invention. A connection configuration diagram of a latch circuit and a motor drive circuit showing an embodiment of the invention,
FIG. 5 is a time chart showing a phase advance pulse train for 1-2 phase excitation used in the present invention, and FIG. 6 is an operation flowchart of a pulse motor phase advance control system showing an embodiment of the present invention. 1: Print head, 2: Head feed pulse motor, 3: Wire, 4: Carriage, 5: Recording paper, 6: Paper feed pulse motor, 7: Microprocessor, 8: Latch circuit, 9: Index register , 10: Flag, 11: Register A, 12: Register B. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (1)
の励磁信号となるように接続され、かつ1−2相励磁式
で2個の4相パルス・モータを制御するパルス・モータ
の進相制御方式において、上記2個のパルス・モータの
各相を上記8ビツト・ラツチ回路の出力に交互に割り付
けて結線し、かつ上記2個のパルス・モータの各回転位
置を保持するレジスタを設けて、該レジスタの内容を順
次2ビツトずつシフトさせて動作波形データを作成した
後、該動作波形データを上記8ビツト・ラツチ回路に出
力することを特徴とするパルス・モータの進相制御方式
。1. A pulse motor phase advance control system in which the output of an 8-bit latch circuit is directly connected as an excitation signal for the pulse motor, and two 4-phase pulse motors are controlled using a 1-2 phase excitation system. Each phase of the two pulse motors is alternately assigned and connected to the output of the 8-bit latch circuit, and a register is provided to hold each rotational position of the two pulse motors. A phase advance control method for a pulse motor, characterized in that the contents of a register are sequentially shifted 2 bits at a time to create operating waveform data, and then the operating waveform data is output to the 8-bit latch circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974781A JPS6014598B2 (en) | 1981-10-06 | 1981-10-06 | Pulse motor phase advance control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15974781A JPS6014598B2 (en) | 1981-10-06 | 1981-10-06 | Pulse motor phase advance control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863098A JPS5863098A (en) | 1983-04-14 |
| JPS6014598B2 true JPS6014598B2 (en) | 1985-04-15 |
Family
ID=15700380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15974781A Expired JPS6014598B2 (en) | 1981-10-06 | 1981-10-06 | Pulse motor phase advance control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014598B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149694A (en) * | 1984-08-13 | 1986-03-11 | Pioneer Electronic Corp | Drive device for dc motor |
| WO2018198218A1 (en) * | 2017-04-26 | 2018-11-01 | 三菱電機株式会社 | Stepping motor drive device and stepping motor drive program |
-
1981
- 1981-10-06 JP JP15974781A patent/JPS6014598B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5863098A (en) | 1983-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59132796A (en) | Method and device for driving step motor | |
| JPS6014598B2 (en) | Pulse motor phase advance control method | |
| JP3972724B2 (en) | Motor control device | |
| US5040234A (en) | Apparatus for and method of generating a timing signal | |
| JPS607478B2 (en) | Sub-scanning step motor drive device | |
| JP2000300776A (en) | Pachinko ball dispensing device | |
| JP3245185B2 (en) | Driving device for stepping motor | |
| JPS59142616A (en) | Numerical controller of machine tool | |
| JP2850568B2 (en) | Positioning operation method | |
| JPH1198892A (en) | Pulse motor drive | |
| JPS6213694B2 (en) | ||
| JP3136184B2 (en) | Pen controller of pen recorder | |
| JP2003274695A (en) | Stepping motor control circuit | |
| JPS6188798A (en) | Stepping motor control device | |
| JPS6389096A (en) | Drive control of step motor | |
| JPS59123496A (en) | Control system for step motor | |
| JPH06153594A (en) | Apparatus for driving stepping motor | |
| JPH04106793A (en) | Memory interface circuit | |
| JPS58105391A (en) | Recorder | |
| JPS61123556A (en) | Control of stepping motor | |
| JP2002272188A (en) | Stepping motor drive | |
| JPS60113695A (en) | Drive circuit for pulse motor | |
| JPH0287400U (en) | ||
| JPS5929911B2 (en) | Print control method | |
| JPS59106899A (en) | Motor control device |