Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6016594B2 - Ultrasonic time width measuring device - Google Patents
[go: Go Back, main page]

JPS6016594B2 - Ultrasonic time width measuring device - Google Patents

Ultrasonic time width measuring device

Info

Publication number
JPS6016594B2
JPS6016594B2 JP51131106A JP13110676A JPS6016594B2 JP S6016594 B2 JPS6016594 B2 JP S6016594B2 JP 51131106 A JP51131106 A JP 51131106A JP 13110676 A JP13110676 A JP 13110676A JP S6016594 B2 JPS6016594 B2 JP S6016594B2
Authority
JP
Japan
Prior art keywords
pulse
circuit
contents
output
down counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51131106A
Other languages
Japanese (ja)
Other versions
JPS5355176A (en
Inventor
博志 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP51131106A priority Critical patent/JPS6016594B2/en
Publication of JPS5355176A publication Critical patent/JPS5355176A/en
Publication of JPS6016594B2 publication Critical patent/JPS6016594B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

【発明の詳細な説明】 この発明は超音波距離測定装置、超音波位置測定装置、
超音波流量計等、超音波パルスを送波して超音波パルス
を受波するまでの時間幅を測定する超音波による時間幅
測定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention provides an ultrasonic distance measuring device, an ultrasonic position measuring device,
The present invention relates to an ultrasonic time width measuring device, such as an ultrasonic flowmeter, that measures the time width from transmitting an ultrasonic pulse to receiving the ultrasonic pulse.

例えば超音波レベル計においては第1図に示すようにタ
イミング回路11からのタイミングパルスにより超音波
パルス発振器12が駆動され、これよりの超音波パルス
にて送受功換回路13を通じて送受波器14が励振され
、第2図Aに示すように超音波パルスPsが送波される
For example, in an ultrasonic level meter, an ultrasonic pulse oscillator 12 is driven by a timing pulse from a timing circuit 11 as shown in FIG. It is excited and an ultrasonic pulse Ps is transmitted as shown in FIG. 2A.

このパルスは例えば壁面等にて反射されて送受波器14
にパルスPrとして受信され、これより送受切換回路1
3を通じ、増幅器15にて増幅されて時間幅変換回路1
6に供給される。時間幅変換回路16は超音波パルスP
sの送波後において第2図Bに示すように出力電圧が直
線的に上昇し、反射パルスPrの受信によってその上昇
が停止されてその電圧に保持される。従って送波より受
波迄の時間幅T,に応じた振幅E,の電圧が出力される
。この出力電圧はサンプル保持回路17において反射波
Prの受信後、次の送信パルスPsの前に第2図Cに示
すようにサンプルされ、その電圧が回路17に保持され
る。この保持電圧は指示計に指示され、或いは伝送され
る。サンプル保持回路17は第3図に示すように時間幅
電圧変換回路16よりの出力が増幅器18の反転入力端
に供給され、その出力は抵抗器19,21の直列回路を
通じて積分回路用の増幅器22の反転入力端に供給され
る。
This pulse is reflected by a wall surface, etc., and is transmitted to the transducer 14.
is received as a pulse Pr, and from this the transmission/reception switching circuit 1
3, and is amplified by an amplifier 15 and sent to the time width conversion circuit 1.
6. The time width conversion circuit 16 converts the ultrasonic pulse P
After the transmission of wave s, the output voltage increases linearly as shown in FIG. 2B, and upon reception of the reflected pulse Pr, the increase is stopped and maintained at that voltage. Therefore, a voltage with an amplitude E corresponding to the time width T from transmission to reception is output. This output voltage is sampled in the sample holding circuit 17 after receiving the reflected wave Pr and before the next transmission pulse Ps as shown in FIG. 2C, and the resulting voltage is held in the circuit 17. This holding voltage is indicated or transmitted to an indicator. In the sample holding circuit 17, as shown in FIG. 3, the output from the time width voltage conversion circuit 16 is supplied to the inverting input terminal of an amplifier 18, and the output is passed through a series circuit of resistors 19 and 21 to an amplifier 22 for an integrating circuit. is supplied to the inverting input terminal of

この増幅器22の入出力端間にコンデンサ23が接続さ
れ、またその出力端は増幅器18の非反転入力端に帰還
接続される。抵抗器19,21の接続点はスイッチ24
を通じて共通電位点に接続される。増幅器22、コンデ
ンサ23にて積分回路25が構成される。この入力信号
つまり時間幅変換回路16の出力をサンプルする時点t
Sにスイッチ24がオフとされ、従ってこの時の積分回
路25の出力と時間幅電圧変換回路16の出力E,とが
比較され、その大小に応じて増幅器18の出力側に正又
は負の出力が生じ、これが積分回路25にて積分され、
この積分出力が入力電圧E,に接近するように動作する
。スイッチ24は入力電圧E,をサンプルする時だけオ
フとされ、後はオンとされる。従って積分回路25の出
力電圧は保持される。この場合雑音を反射波Prと間違
えてスイッチ24が動作しても出力が大きく変化しない
ようにスイッチ24は反射波がある毎にオフとなるが、
積分回路25の時定数は比較的大きく選定され、反射波
の複数回が受信されて、つまりE,が積分回路25の出
力と複数回比較されることによって両者が一致するよう
にこれ、雑音によってスイッチ24が1回オフにされ、
時間幅電圧変換回路16の出力が実際の測定レベルに達
する前の著しく異なったものがサンプル保持回路17に
与えられても、この回路17の出力が大きく変動しない
ようにされている。
A capacitor 23 is connected between the input and output terminals of this amplifier 22, and its output terminal is feedback-connected to the non-inverting input terminal of the amplifier 18. The connection point of resistors 19 and 21 is switch 24
connected to a common potential point through. An amplifier 22 and a capacitor 23 constitute an integrating circuit 25. A time point t at which this input signal, that is, the output of the time width conversion circuit 16 is sampled.
The switch 24 is turned off at S, and the output of the integration circuit 25 and the output E of the time width voltage conversion circuit 16 at this time are compared, and a positive or negative output is sent to the output side of the amplifier 18 depending on the magnitude. is generated, which is integrated by the integrating circuit 25,
It operates so that this integrated output approaches the input voltage E. The switch 24 is turned off only when sampling the input voltage E, and then turned on. Therefore, the output voltage of the integrating circuit 25 is maintained. In this case, the switch 24 is turned off every time there is a reflected wave so that the output does not change significantly even if the switch 24 is operated by mistaking the noise for the reflected wave Pr.
The time constant of the integrating circuit 25 is selected to be relatively large so that the reflected wave is received multiple times, that is, E, is compared multiple times with the output of the integrating circuit 25 so that they match, and this is caused by noise. switch 24 is turned off once;
Even if a significantly different output from the time-width voltage conversion circuit 16 is applied to the sample holding circuit 17 before reaching the actual measurement level, the output of the circuit 17 is prevented from changing significantly.

このような従来の装置においては反射波が長い間受信さ
れない状態になると、スイッチ24はオンとされたま)
となるが、スイッチ24により抵抗器19,21の接続
点を正確に0電位とすることは難しく、かつ又増幅器1
8にはオフセット電圧が存在するため、積分回路25に
は小さな電圧が与えられていることになり、これが徐々
に積分され、出力がドリフトする。
In such conventional devices, when the reflected wave is not received for a long time, the switch 24 remains on.
However, it is difficult to set the connection point between the resistors 19 and 21 to zero potential using the switch 24, and the amplifier 1
Since there is an offset voltage at 8, a small voltage is applied to the integrating circuit 25, and this is gradually integrated, causing the output to drift.

この発明の目的は長時間受信波がなくてもそれまでの測
定値を保持することができる超音波による時間幅測定装
置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an ultrasonic time width measuring device that can hold measured values even if there is no received wave for a long time.

先ずこの発明の原理となるものを説明する。First, the principle of this invention will be explained.

即ち第4図に示すようにタイミング発生回路11よりの
トリガパルスによって超音波発振器12を駆動し、これ
より送受波器13aを駆動して超音波パルスを放射し、
その反射波を受波器13bにて受けて受信回路27にて
増幅検波する。つまり第5図Aのトリガパルスにより超
音波発振器を駆動し、これより送受波器13aから送信
パルスPsを送信するが、トリガバルスによってカウン
タ28がリセツトされ、これと同時にフリツプフロツプ
29がセットされる。第5図Cに示すようにフリップフ
ロツプ29の出力が高レベルとなり、これによりゲート
31が開けられ、ゲート31に端子32よりのクロック
パルスがカウンタ28に供給されて計数される。第2図
Bに示すように反射パルスPrが受波されると、受信回
路27の出力にてフリップフロップ29がリセツトされ
、従ってその出力が低レベルとなってゲート31が閉じ
、カゥンタ28の計数は停止される。
That is, as shown in FIG. 4, the ultrasonic oscillator 12 is driven by a trigger pulse from the timing generation circuit 11, which drives the transducer 13a to emit an ultrasonic pulse.
The reflected wave is received by the receiver 13b and amplified and detected by the receiving circuit 27. That is, the ultrasonic oscillator is driven by the trigger pulse shown in FIG. 5A, and the transmitting pulse Ps is transmitted from the transducer 13a.The counter 28 is reset by the trigger pulse, and at the same time, the flip-flop 29 is set. As shown in FIG. 5C, the output of the flip-flop 29 becomes high level, thereby opening the gate 31, and the clock pulse from the terminal 32 of the gate 31 is supplied to the counter 28 and counted. When the reflected pulse Pr is received as shown in FIG. will be stopped.

またフリップフロップ29の出力が低レベルになった時
、ラツチパルス発生回路33が駆動され、これより第5
図Dに示すようなラッチパルスが得られ、このパルスに
よりカウンタ28の計数内容がラッチ回路34‘こラッ
チされる。このラッチ回路34の出力はDA変換器35
にてアナログ信号に変換され、第5図Eに示すような出
力が得られる。このような構成によればパルスの送波か
ら受波迄の間、一定のクロックがカウンタ28に計数さ
れ、従ってその送波から受波迄の時間幅に応じた計数値
がカゥンタ28に得られ、これがラッチ回路34にラッ
チされ、更にアナログ信号に変換されて出力される。
Furthermore, when the output of the flip-flop 29 becomes low level, the latch pulse generation circuit 33 is driven, and from this the fifth
A latch pulse as shown in FIG. D is obtained, and the counted contents of the counter 28 are latched by the latch circuit 34'. The output of this latch circuit 34 is sent to a DA converter 35.
The signal is converted into an analog signal at the step E, and an output as shown in FIG. 5E is obtained. According to such a configuration, a constant clock is counted by the counter 28 from the time the pulse is transmitted to the time the pulse is received, and therefore, the counter 28 obtains a count value corresponding to the time width from the time the pulse is transmitted to the time the pulse is received. , this is latched by the latch circuit 34, further converted into an analog signal and output.

従って仮に反射波が何等かの理由によって長い間受信さ
れない状態になってもカウンタ28の内容がラッチ回路
34に移されることが行なわれなくなるだけであり、ラ
ツチ回路34の内容はデジタル信号であって、これが変
化することなく保持され、従ってDA変換器35の出力
も変化することがなく、つまり出力のドリフトは全くな
いものとなる。デジタルアナログ変換器35として基準
電圧を入力のデジタル数だけ掛算するいわゆる積算型の
ものを使用すると、その基準電圧を周囲温度に応じて変
イヒすることによって温度補償することができる。
Therefore, even if the reflected wave is not received for a long time for some reason, the contents of the counter 28 will not be transferred to the latch circuit 34, and the contents of the latch circuit 34 will be a digital signal. , are held unchanged, and therefore the output of the DA converter 35 also does not change, that is, there is no output drift. If a so-called integration type converter that multiplies the reference voltage by the input digital number is used as the digital-to-analog converter 35, temperature compensation can be performed by changing the reference voltage depending on the ambient temperature.

尚ラツチ回路34としてエッジトリガタィプのものを使
用する場合はラッチパルス発生回路33は省略され、フ
リップフロップ29の出力をラッチ回路34の入力端子
に供給すれば良い。クロック端子32のクロックとして
は正確な周期のものとすることによってその測定精度を
上げることができるが、クロック発振器を電圧制御発振
器とし、その制御電圧を周囲温度によって変化させ温度
補償することが可能である。上述においてはカウンタ2
8をパルスの送波毎に0より計数動作させたが、例えば
液面の深さを測定する場合等においてはその最高レベル
に対応するもっとも深い場合の計数値を、第6図に第4
図と対応する部分に同一符号をつけて示すように設定回
路36に設定しておき、パルスの送波に先立ってカウン
タ28を設定回路36の設定値にプリセツトし、ゲート
31が開かれている時、端子32からのク。
If an edge trigger type latch circuit is used as the latch circuit 34, the latch pulse generating circuit 33 may be omitted and the output of the flip-flop 29 may be supplied to the input terminal of the latch circuit 34. The accuracy of measurement can be improved by using a clock at the clock terminal 32 with a precise period, but it is also possible to use a voltage-controlled oscillator as the clock oscillator and to change the control voltage depending on the ambient temperature to compensate for the temperature. be. In the above, counter 2
8 was operated to count from 0 every time a pulse was transmitted. For example, when measuring the depth of a liquid level, the count value at the deepest point corresponding to the highest level is shown in Figure 6.
Settings are made in the setting circuit 36 as shown by assigning the same reference numerals to parts corresponding to those shown in the figure, and prior to transmitting the pulse, the counter 28 is preset to the setting value of the setting circuit 36, and the gate 31 is opened. At the same time, a signal from terminal 32 is applied.

ツクパルスごとにカウンタ28をその設定値より減算し
、つまりダウンカウントすれば良い。第4図、第6図に
おいて送波器と受波器を別としたが第1図に示すように
兼用しても良い。
It is sufficient to subtract the value of the counter 28 from its set value for each check pulse, that is, to count down. Although the transmitter and the receiver are shown separately in FIGS. 4 and 6, they may be used in combination as shown in FIG.

このようにして第4図、第6図の構成によれば出力のド
リフトがない完全なホールドを行なうことができる。し
かしこれ等の時間幅測定装置において反射波ではなく雑
音を受波すると、その影響が直接現われてしまう。
In this way, according to the configurations of FIGS. 4 and 6, complete holding without output drift can be performed. However, when these time width measurement devices receive noise instead of reflected waves, the influence directly appears.

即ち例えば第7図に示すように、本釆正しい反射波が受
信されて動作すべき場合の出力が曲線37であるとして
も、その反射波の受信前に雑音によってラッチ動作が行
なわれてしまうと、つまり雑音を反射波としてしまうと
曲線37のレベルよりも著しく低い曲線38のレベルと
なり、これが直援測定出力として現われる。このような
点よりこの発明では出力のドリフトが全くなく、しかも
雑音の影響を受け難い超音波による時間幅測定装置を提
供するものであり、この発明によれ1よパルスの送波か
ら受波迄の間カウンタを計数した後その計数値をラッチ
回路にラッチするが、そのラッチした値を直接アナログ
信号に変換することなく、アップダウンカウンタの出力
とラッチ回路の内容とを比較し、それが大きいか小さい
かによってカウンタを数えるクロックよりも遅いクロッ
クでアップダウンカウソタをアップ又はダウンカウント
してアップダウンカウンタの内容とラッチ回路の内容と
が一致するように、アップダウンカウンタの内容を修正
する。
That is, for example, as shown in Fig. 7, even if the output is curve 37 when the correct reflected wave is received and should be operated, if the latching operation is performed due to noise before the reflected wave is received. That is, if the noise is made into a reflected wave, the level of the curve 38 is significantly lower than the level of the curve 37, and this appears as the directly assisted measurement output. From this point of view, the present invention provides an ultrasonic time width measurement device that has no output drift and is not easily affected by noise. After counting, the count value is latched into a latch circuit, but without converting the latched value directly into an analog signal, the output of the up-down counter and the content of the latch circuit are compared, and if the value is larger, The contents of the up-down counter are corrected so that the contents of the up-down counter match the contents of the latch circuit by counting up or down the up-down counter with a clock slower than the clock that counts the counter depending on whether the up-down counter is small or not.

その修正速度を超音波パルスの送受の周期に比べて遅く
し、少なくとも複数回の受波により初めて修正が達成で
きるような速度とされる。そのアップダウンカゥンタの
内容をァナ。グ信号に変換する。例えば第8図に示すよ
うにカゥンタ28は第4図又は第6図に示した構成によ
って端子32からのクロックを計数する。そのカゥンタ
28の内容は上述と同様にしてラッチ回路34にラッチ
される。この発明においてはラッチ回路34の内容は比
較器41に供給され、これとアップダウンカウンタ42
の内容とが比較される。ラッチ回路34の内容がアップ
ダウンカゥンタ42の内容より大きい場合は端子43に
出力が生じ、小さい場合は端子44に出力が生じ、一致
している場合は端子45に出力が生じる。端子43の出
力はアップダウンカウンタ42をアップカウント動作状
態とし、端子44の出力はダウンカウント動作状態にす
る。端子45の出力はその反転信号がゲート46に与え
られ、このゲート46には端子47より第4図のフリッ
プフロップ29がセットされていることを示す情報も与
えられており、更に端子48から端子32のクロックよ
りも遅いクロックが供孫合される。よってラツチ回路3
4にラツチされた内容がアップダウンカゥンタ42の内
容よりも大きいとゲート46が開き、アップダウンカウ
ンタ42は端子48よりの第2クロツクをアップカウン
トし、その内容がラッチ回路34の内容に近ずくように
動作する。
The speed of correction is made slower than the period of transmission and reception of ultrasonic pulses, and is set to such a speed that correction can only be achieved by receiving waves at least a plurality of times. Check out the contents of that up/down counter. convert it into a digital signal. For example, as shown in FIG. 8, the counter 28 counts clocks from the terminal 32 using the configuration shown in FIG. 4 or 6. The contents of counter 28 are latched into latch circuit 34 in the same manner as described above. In the present invention, the contents of the latch circuit 34 are supplied to a comparator 41 and an up/down counter 42.
The contents of If the content of the latch circuit 34 is greater than the content of the up/down counter 42, an output is generated at the terminal 43, if it is smaller, an output is generated at the terminal 44, and if they match, an output is generated at the terminal 45. The output from the terminal 43 puts the up/down counter 42 into an up-counting state, and the output from the terminal 44 puts it into a down-counting state. The inverted signal of the output of the terminal 45 is applied to the gate 46, and the gate 46 is also provided with information from the terminal 47 indicating that the flip-flop 29 shown in FIG. A clock slower than 32 clocks is combined. Therefore, latch circuit 3
When the content latched at 4 is greater than the content of the up/down counter 42, the gate 46 opens and the up/down counter 42 counts up the second clock from the terminal 48 until the content is close to the content of the latch circuit 34. It works like crazy.

又逆にラッチ回路34の内容が小さければアップダウン
カウンタ42がダウンカウントしてラッチ回路の内容に
近ずくように動作する。両内容が等しい場合はアップダ
ウンカウンタ42にはクロックが供給されず、それまで
の内容が保持される。従ってアップダウンカウンタ42
の内容がラツチ回路34の内容に等しくなると、その状
態が保持され、これがDA変換器35にてアナログ信号
に変換される。ところで端子48に供給されるクロック
は端子32の第1ク。
Conversely, if the content of the latch circuit 34 is small, the up/down counter 42 counts down to approach the content of the latch circuit. If both contents are equal, no clock is supplied to the up/down counter 42, and the previous contents are held. Therefore, the up/down counter 42
When the contents of the latch circuit 34 become equal to the contents of the latch circuit 34, that state is held, and this is converted into an analog signal by the DA converter 35. By the way, the clock supplied to the terminal 48 is the first clock of the terminal 32.

ックに比べ、著しく速度が遅く、従って仮に雑温によっ
てラッチ回路34に対するラツチが行なわれ、アップダ
ウンカウンタ42の内容との差が大きくなっても、その
一回のラツチに基ずくアップダウンカウンタ42に対す
る修正作用は僅かであって少なくとも複数回ラッチ回路
34の内容が書替えられて初めてアップダウンカウンタ
42の内容はこれに一致するように端子48のクロック
が選ばれる。よってラッチ回路34に対して雑音により
ラッチが行なわれても出力が大きく変化することはなく
、一般には次には正しい受信波が得られるため、雑音に
よる誤動作は僅かである。尚このようにアップダウンカ
ウンタ42の内容のラッチ回路34に対する追従が遅い
ため、初期状態において正しい測定値にアップダウンカ
ゥン夕42の内容がなるまでに可成りの時間がか)る。
Therefore, even if the latch circuit 34 is latched due to miscellaneous temperatures and the difference between the contents of the up-down counter 42 and the contents of the up-down counter 42 becomes large, the up-down counter based on that single latch will The correction effect on 42 is slight, and the clock at terminal 48 is selected so that the contents of up/down counter 42 match the contents of up/down counter 42 only after the contents of latch circuit 34 have been rewritten at least multiple times. Therefore, even if the latch circuit 34 is latched due to noise, the output will not change significantly, and generally a correct received wave will be obtained next time, so malfunctions due to noise will be slight. Since the contents of the up-down counter 42 are slow to follow the latch circuit 34 in this way, it takes a considerable amount of time for the contents of the up-down counter 42 to reach the correct measured value in the initial state.

よってこれを避けるには例えば第8図に示すように比較
的速いクロックを発生するクロツク発生器49を設け、
この世力を切換スイッチ51を通じて直接端子48に供
給すると共にクロック発生器49の出力を分周回路52
にて分周し、その分周出力をスイッチ51を通じて端子
48に供給するようにし、電源スイッチを入れて、つま
りこの装置を動作し始めた状態においてはスイッチ51
が端子48をクロックパルス発生器49に直接接続し、
遠いクロツクがゲート46に供給されるようにし、一定
時間経過するとスイッチ51が分周回路52側に切換っ
て遅いクロックがゲート46に供給されるようにするこ
とができる。第3図に示したアナログのサンプル保持回
路においても動作初期において追従性が悪く、従ってこ
れを速く追従させるには例えば積分回路25の時定数を
変更し、つまりコンデンサ23として容量の小さいもの
に切換えることになり、無接点でこのような切換を行な
うことは困難であり、この発明においてはデジタル処理
によって簡単に行なうことができる。
Therefore, in order to avoid this, for example, as shown in FIG. 8, a clock generator 49 that generates a relatively fast clock is provided.
This world power is directly supplied to the terminal 48 through the changeover switch 51, and the output of the clock generator 49 is supplied to the frequency dividing circuit 52.
The divided output is supplied to the terminal 48 through the switch 51, and when the power switch is turned on, that is, when this device starts operating, the switch 51 is
connects terminal 48 directly to clock pulse generator 49;
A distant clock can be supplied to the gate 46, and after a certain period of time, the switch 51 is switched to the frequency divider circuit 52 side so that a slow clock can be supplied to the gate 46. Even in the analog sample holding circuit shown in FIG. 3, tracking performance is poor in the initial stage of operation. Therefore, in order to quickly track this, for example, the time constant of the integrating circuit 25 must be changed, or in other words, the capacitor 23 must be changed to one with a smaller capacitance. Therefore, it is difficult to perform such switching without contact, but in the present invention, it can be easily performed by digital processing.

尚アップダウンカウンタ42に対する修正は一回の反射
パルスによって一定量とするには例えばラッチ回路34
にてラッチをする毎にこのラッチより遅れて一定時間の
一定幅のパルスを発生してこれによりゲート46を開く
ようにすれば良い。上述においてはこの発明を超音波レ
ベル計に適用したが超音波レベル計のみならず例えば超
音波距離装置、更に位置測定装置、更には送波パルスを
受信して応答パルスを反射パルスとして送出する形式の
もの、また反射パルスのみならず例えば流路に対して斜
めの超音波を放射し、これを反対側で受波して流速を測
定する超音波流量計など各種の超音波を利用して時間幅
を測定する装置にこの発明は適用できる。
Incidentally, in order to correct the up/down counter 42 by a certain amount with one reflected pulse, for example, a latch circuit 34 is used.
Each time the gate 46 is latched, a pulse of a fixed width of a fixed time is generated after the latch, thereby opening the gate 46. In the above, the present invention is applied to an ultrasonic level meter, but it is not limited to an ultrasonic level meter, but can also be applied to, for example, an ultrasonic distance device, a position measuring device, or even a format that receives a transmitted pulse and sends out a response pulse as a reflected pulse. In addition to reflected pulses, various types of ultrasonic waves can be used to measure time, such as ultrasonic flowmeters that emit oblique ultrasonic waves toward a flow path and receive them on the opposite side to measure the flow velocity. The present invention can be applied to a device for measuring width.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は超音波レベル計を示すブロック図、第2図はそ
の動作の説明に供するための波形図、第3図は従来のサ
ンプル保持回路を示す接続図、第4図はこの発明の超音
波レベル計の時間幅測定回路に適用した超音波レベル計
を示すブロック図、第5図はその動作の説明に供するた
めの波形図、第6図は第4図の変形例を示すブロック図
、第7図は第4図及び第6図における雑音による出力の
影響を説明するための曲線図、第8図はこの発明による
超音波による時間幅測定装置の一例を示すフ。 ツク図である。24:カウンタ、32:クロック入力端
子、34:ラッチ回路、35:DA変換器、42:アッ
プダウンカゥンタ、43:比較器、48:第2クロツク
入力端子。 第1図 第2図 第3図 第7図 第4図 第5図 第6図 第8図
Fig. 1 is a block diagram showing an ultrasonic level meter, Fig. 2 is a waveform diagram for explaining its operation, Fig. 3 is a connection diagram showing a conventional sample holding circuit, and Fig. 4 is a supersonic level meter according to the present invention. A block diagram showing an ultrasonic level meter applied to a time width measurement circuit of a sonic level meter, FIG. 5 is a waveform diagram for explaining its operation, and FIG. 6 is a block diagram showing a modification of FIG. 4. FIG. 7 is a curve diagram for explaining the influence of noise on the output in FIGS. 4 and 6, and FIG. 8 is a diagram showing an example of an ultrasonic time width measuring device according to the present invention. This is a diagram. 24: counter, 32: clock input terminal, 34: latch circuit, 35: DA converter, 42: up/down counter, 43: comparator, 48: second clock input terminal. Figure 1 Figure 2 Figure 3 Figure 7 Figure 4 Figure 5 Figure 6 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 1 送波パルスの送波前にセツト又はプリセツトされ、
送波パルスの送波から反射パルスの受波までの間第1ク
ロツクを計数するカウンタと、そのカウンタの内容が上
記パルスの送波毎に移されるラツチ回路と、送波パルス
の送波前に所定の計数値がロードされるアツプダウンカ
ウンタと、上記ラツチ回路の内容と、上記アツプダウン
カウンタの内容との大小を比較する比較器と、その比較
器により判定された大小に応じて上記ラツチから次のパ
ルス送波までの時間に、上記第1クロツクより遅い第2
クロツクで上記アツプダウンカウンタを上記ラツチ回路
の内容に近づけるようにアツプ又はダウン計数させる修
正手段と、上記アツプダウンカウンタの内容をアナログ
信号に変換するDA変換器と上記アツプダウンカウンタ
の内容が上記ラツチ回路の内容に一致した時に上記修正
手段の動作を停止させる停止手段とを有する超音波によ
る時間幅測定装置。
1 Set or preset before transmitting the transmit pulse,
A counter that counts the first clock from the transmission of the transmission pulse to the reception of the reflected pulse; a latch circuit in which the contents of the counter are transferred each time the pulse is transmitted; an up-down counter into which a predetermined count is loaded; a comparator that compares the contents of the latch circuit with the contents of the up-down counter; and a comparator that compares the contents of the latch circuit with the contents of the up-down counter; During the time until the next pulse transmission, the second clock, which is slower than the first clock,
a correction means for counting up or down using a clock so that the up-down counter approaches the content of the latch circuit; a DA converter that converts the content of the up-down counter into an analog signal; and a DA converter that converts the content of the up-down counter into an analog signal; A time width measuring device using ultrasonic waves, comprising a stopping means for stopping the operation of the correcting means when the content of the circuit matches the content of the circuit.
JP51131106A 1976-10-29 1976-10-29 Ultrasonic time width measuring device Expired JPS6016594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51131106A JPS6016594B2 (en) 1976-10-29 1976-10-29 Ultrasonic time width measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51131106A JPS6016594B2 (en) 1976-10-29 1976-10-29 Ultrasonic time width measuring device

Publications (2)

Publication Number Publication Date
JPS5355176A JPS5355176A (en) 1978-05-19
JPS6016594B2 true JPS6016594B2 (en) 1985-04-26

Family

ID=15050109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51131106A Expired JPS6016594B2 (en) 1976-10-29 1976-10-29 Ultrasonic time width measuring device

Country Status (1)

Country Link
JP (1) JPS6016594B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527142B1 (en) 2007-10-31 2009-05-05 Superior Industries, L.L.C. Belt conveyor wing pulley

Also Published As

Publication number Publication date
JPS5355176A (en) 1978-05-19

Similar Documents

Publication Publication Date Title
US6072427A (en) Precision radar timebase using harmonically related offset oscillators
US3541446A (en) Small signal analog to digital converter with positive cancellation of error voltages
JP4651251B2 (en) Radar level gauge frequency stabilization
GB1228350A (en)
CN100370277C (en) Device for detecting the filling level of goods in a container
US3919634A (en) Current arrangement for correcting the measured voltage of an analog speed transducer
JPS6016594B2 (en) Ultrasonic time width measuring device
US4598375A (en) Time measuring circuit
US4045797A (en) Radar doppler frequency measuring apparatus
JPH0455274B2 (en)
JPS6396582A (en) Microwave level gauge
JPH0476480A (en) Pulse ranging device
JPS6021810Y2 (en) Frequency deviation detection device
SU1281882A1 (en) Device for measuring thickess of coatings
JPS5839288B2 (en) Ultrasonic thickness gauge
JPS62177467A (en) Microwave distance measuring instrument
JPH0453587Y2 (en)
SU639331A1 (en) Echo sounder counting device
JPS5928262B2 (en) ultrasonic anemometer
SU1596269A1 (en) Digital low-frequency phase meter
SU875294A2 (en) Device for measuring frequency deviation rate
JPS626811B2 (en)
SU1272214A1 (en) Device for differential measuring of propagation velocity of ultrasound
JPS644637B2 (en)
JPH05323054A (en) Measuring device of minute time