JPS601780B2 - 双方向スイツチ - Google Patents

Description

【発明の詳細な説明】 本発明は交流電力を制御する双方向スイッチ、特にＩＧ
ＦＥＴ（絶縁ゲート形電界効果トランジタ）を用いた双
方向スイッチに関する。

より具体的には、本スイッチは、例えば、商用電源で動
作するモータ，照明器具などの制御に用いられる。ＩＧ
ＦＥＴの１つであるＭＯＳＦＥＴは集積化に通した素子
として研究開発され、電卓あるいはメモリー用の大規模
集積回路などに広く実用化されている。集積回路に用い
られるＭＯＳＦＥＴはドレィン耐圧数１０Ｖ，ドレィン
電流１０数ｍＡ以下の小電力な素子である。

しかしＩＧＦＥＴは、ドレィン電流の温度係数が負であ
り熱暴走による破壊がない、少数キャリアを用いないの
で高速なスイッチング可能である、入力インピーダンス
が高くゲート駆動電力が小さくて済むなどの利点を有し
ており大軍力のスイッチング素子として期待されている
。

このようなＭＯＳＦＥＴの大電力化への要求に答えて、
高ドレィン耐圧，高ドレィン電流が得られる素子として
オフセットゲート形のＭＯＳＦＥＴやＶＭＯＳＦＥＴが
研究開発され、ドレィン耐圧２００Ｖ以上、オン抵抗数
Ｑ以下の素子が実用化されつつある。

以下、第１図には制御信号電圧として交流電源の振幅よ
り大きな正，負の電圧を用いてスイッチのオン状態を制
御する従来例について、第３図にはトランジスタの闇値
電圧の１坊音程度の一極性の電圧パルスを印放すること
によりパルス的に電力の供給を制御するスイッチの従来
例について述べる。

第１図はドレィン耐圧９０Ｖ，オン状態３０のＶＭＯＳ
ＦＥＴを２個用いて構成した双方向スイッチの従来例で
ある。

第１図において２個のトランジスタＴｒ，，Ｔｒ２のソ
ース電極１，５と基板電極４，８とが共通接続されてい
る。

Ｔｒ，のドレィン電極３は振幅Ｖｐの交流電源１５の一
方の端子１６と、Ｔｒ２のドレィン電極７は負荷１２の
一方の端子１３に接続されている。

Ｔｒ，，Ｔｒ２のゲート電極２，６は制御信号源９の一
方の端子１川こ接続されている。交流電源１５、負荷１
２、および制御信号源９の各々の他方の端子１７，１４
，１１‘ま共通接続されている。

第１図の従来例の動作原理を第２図を用いて説明する。
第２図のａ図は、交流電源１５の端子１６が端子１７に
対して正の電位差を持つ周期における等価回路である。
この場合Ｔｒ２のドレィン電極７と基板電極８とが形成
するｐ−ｎ接合が順方向バイアスされるため、Ｔｒ２は
導通状態となる。従って第２図のａ図に示すようにＴｒ
，がスイッチ動作をする。今交流電源１５の振幅をＶｐ
とし、制御信号源９の出力電圧を端子１０と端子１１と
の電位差で定義する。 ．第２図のａ図はソースフオ
ロワ回路であるから、負荷１２に交流の最大振幅Ｖｐを
取り出すためには、制御信号源９の出力電圧Ｖｏｎ，は
トランジスタの闇値をＶｔとするとＶｏｎ，〉Ｖｐ＋Ｖ
ｔ ・・・・・・【１｝を満
たす必要がる。

一方Ｔｒ，をオフ状態にするためには、制御信号源９の
出力電圧Ｖｏｆｆ，はＶｏＨ，＜ＶＴ
・・・・・・【２）を滴せばよい。

次に交流電源の端子１７が端子１６に対して正の電位差
を持つ周期を考える。

この場合、Ｔｒ，のドレィン電極３と基板電極４が形成
するｐ−ｎ接合が順方向バイアスされ、Ｔｒ．は導通状
態となる。

従って第１図の回路は、第２図のｂ図のように書き表わ
せる。

Ｔｒ２をオン状態にするためにはＴｒ２のゲート電極６
とソース電極５との電位差がトランジスタの闇値Ｖｔ以
上になれば良いから、制御信号源９の出力電圧Ｖｏ＆は
Ｖｏ〜＞ＶＴ ・・・・・・
湖を満せば良い。

一方Ｔｒ２をオフ状態にするためには、制御信号源９の
出力電圧ＶｏＨ２をＶｏｆｆ２＜ＶＴ−Ｖｐ
・・・・・・｛４｝に選ぶ必要がある
。

ｍ〜‘４｝式より交流全周期に渡ってＴて．，Ｔｒ２を
オン状態にするためには制御信号源９の出力電圧をＶｏ
ｎ＞Ｖｔ＋Ｖｐ ・・・・・・
‘５１に、またＴｒ，，Ｔｒ２をオフ状態にするために
は制御信号源９の出力電圧をＶｏｆｆ＜Ｖｔ−Ｖｐ
・・・…側に選ぶ必要がある。

即ち第１図の従釆列においては制御信号源の出力電圧と
して、交流電源１５の振幅より大きな正負の電圧を必要
とする大きな欠点があった。

次にパルストランスを用い、制御信号源と交流電源回路
との絶縁分離を計った従来例について第３図を用いて述
べる。第３図の従釆例においては、第１図の従来例に比
べて、Ｔｒ，，Ｔｒ２のゲート電極２，６とソース電極
１，５との間に制御信号源からの出力電圧がパルストラ
ンス１８を介して印加される所が異なつている。

第１図の場合と同様に交流電源１５の端子１６が正のと
きはＴｒ２が、負のときはＴｒ２が各々のスイッチ機能
を果す。

パルストランス１８の巻線比を仮りに１とすると制御信
号源９の出力電圧はＴｒ，，Ｔｒ２のゲート電極２，６
とソース電極１，５との間に直接加わる。

従って、交流の任意の位相においてＴｒ，，Ｔｒ２をオ
ン状態にするためには制御信号源９の出力電圧はトラン
ジスタの閥値Ｖ比〆上あれば良い。

一方交流の全周期にわたってＴｒ，，Ｔｒ２をオフ状態
にするにも、制御信号源９の出力電圧はトランジスタの
闇値Ｖｔより小さければ良い。第３図の従来例はパルス
トランスを用いているため、パルストランスの遮断周波
数で決まる時間より長い周期にわたってＴｒ，，Ｔｒ２
をオン状態に保つことはできない。

即ちＴｒ，，Ｔｒ２はパルス的にしかオン状態を持ち得
ない。

しかし、負荷１２の周波数応答が遅い場合、ある期間内
にわたってＴｒ，，Ｔｒ２がパルス的にオン状態を繰り
返えしても実質的には常にＴｒ，，Ｔｒ２がオン状態に
なっていると見倣せる。このように第３図の従来例は、
第１図の従来例に比べて制御信号源の出力電圧が高々ト
ランジスタの閥値Ｖｔの１ぴ音程度ですみ、なおかつ交
流回路と、制御信号源との絶縁分離が可能であるという
利点がある反面、パルストランスという高価で、小形，
軽量化が困難な部品を使う必要があるという大きな欠点
があった。本発明の目的は上述の欠点を取り除き、小形
，軽量化特に／・ィブリット集積化に通した低価格な交
流電力を制御する双方向スイッチを提供することにある
。

本発明によれば同一導電形の２個の絶縁ゲート形電界効
果トランジスタのゲート電極同志，ソース電極同志，基
板電極同志を接続し、該ソース電極と該基板電極を接続
し該ゲート電極と該ソース電極を抵抗で接続し、該ゲー
ト電極に静電容量を接続して制御信号源の一端を接続す
る入力端子とし、二つのドレィン端子を被制御端子とす
る双方向スィッ升こおいて、前記被制御様子間に接続さ
れた交流電源と負荷との中点と該制御信号源の他の一端
との間に制御用パルス信号を通すための静電容量あるい
はこれと等価の浮遊容量を設けたことを特徴とする双方
向スイッチを得ることができる。

・以下本発明の動作原理を第４図に示した本発明の一実
施例を基に説明する。

第４図は、２個の絶縁ゲート形電界効果トランジスタと
してｎチャンネルのＭＯＳ形電界効果トランジスタを用
いた場合の本発明の一実施例である。

トランジスタＴｒ，，Ｔｒ２のゲート電極２，６同志，
ソース電極同志１，５基板電極４，８同志が接続されて
いる。トランジスタＴｒ，のドレィン電極３は交流電源
１５（例えば５位セ１００Ｖ）の一端１６に、トランジ
スタＴｒ２のドレィン電極７は負荷１２の一端１３に各
々接続されている。

ソース電極１，５は基板電極４，８と接続されている。
ゲート電極２，６とソース電極１，５とは抵抗１９を介
して接続されている。

交流電源１５の他の一端１７と負荷１２他の」端１４が
接続されている。

ゲート電極２，６と制御信号源９の一端１川ま静電容量
２０を介して接続されており、交流電源１５の他の一端
１７と制御信号源９の他の一端１ １とは静電容量２１
を介して接続されている。抵抗１９、静電容量２０，２
１および制御信号源９の直列接続で決まるインピーダン
スは十分高く選ぶことができ、この通路を通っての交流
電力の漏洩は無視できる。

例えば抵抗１９を１００ＫＱ静電容量２０，２１を各々
５０倣Ｆとすると商用周波数５皿ｚに対する上述の通路
のインピーダンスはほぼ静電容量２０，２１で決まり、
１巡○と十分大きな値となる。通常負荷のインピーダン
スは十分小さいので、制御信号源９から回路を見込んだ
インピーダンスは主に、静電容量２１，交流電源１５，
Ｔｒ，のドレイン電極３とソース電極１間のいわゆるド
レィン容量，抵抗１９，静電容量２０が直列接続された
閉回路で決まる。

従って、制御信号は、主として、この閉回路を流れると
考えられる。次にＴｒ，のドレィン容量を見積って見る
。Ｔｒ，，Ｔｒ２がオフ状態のとき基板電極４，８は、
ドレイン電極３，７と基板電極４，８との接合の整流作
用により交流電線の電圧振幅Ｖｐに充電されている。充
電の向きは、Ｔｒ，，Ｔｒ２のドレィン接合を逆バイア
スする向きに起こるので、交流電源１５から正負に変わ
る電圧が各々のドレィン接合に加わっても、接合が順バ
イアスされることはない。

この時ドレィン容量は交流電源１５の電圧変化に応じて
変化するがその範囲は大体、ドレィン接合にＯＶからＶ
ｐの電圧を加えた時起こるドレイン容量の変化に等しく
、１政Ｆ程度から数１０のＦの範囲である。前述の閉回
路において、制御信号９の出力電圧が、抵抗１９の両端
にそのパルス波形を変えることなく表われるためには、
静電容量２０，２１、該ドレィン容量の調和平均と抵抗
１９とで決まる時定数が、制御信号源９からＴｒ，，Ｔ
ｒ２をオン状態にするため印加される制御用パルス信号
のパルス幅に比べて十分大きければ良い。

抵抗１９を１０皿ｃｒ，ドレィン容量を最悪ケースとし
て１のＦに見積ると、前記時定数は、１仏Ｓｅｃとなる
ので、パルス幅は０．５仏ｓｅｃ以下に選べば十分であ
る。

別の見方をすれば、前述のように時定数を選ぶことは、
制御信号の周波数では、静電容量のインピーダンスに比
べて抵抗１９のインピーダンスが十分大きい、即ち開放
と見なせるということである。このような状態では、制
御信号源９のパルス出力電圧は静電容量２１，２０、Ｔ
ｒ，のゲート入力容量Ｔｒ，のドレィン容量に分割され
る。通常、Ｔｒ，のゲート入力容量に比べ静電容量２１
，２０は十分大きく、Ｔｒ，のドレィン客量もその変化
を平均して見ればゲート入力容量よりも十分大きいので
、パルス出力電圧はほとんどゲートに加わるとみなせる
。Ｔｒ，，Ｔｒ２をオン状態にするには、ゲート電極２
，６とソース電極１，５との間にトランジスタの関値Ｖ
ｔの１０倍程度の十分大きな電圧を加えれば良い。

従って、ＶｔをＩＶ程度とすると、制御信号源９の出力
電圧は１０Ｖ程度であれば十分である。ところで、前述
の時定数が余り大きくなく、なおかつ制御信号源９のデ
ューティ比Ｄが大きい時は、ＣＲ回路の性質により、Ｔ
ｒ，，Ｔｒ２のゲートに加わる信号は、制御信号源の出
力電圧に負の直流電圧が重畳した波形になる。

Ｔｒ，，Ｔｒ２はゲートに正の電圧が加わる程オン状態
が強くなるから、この負の直流電圧分だけオン状態が弱
くなってしまう。

従って、このような場合、制御信号源９の出力電圧を大
さめにしておく必要がある。実験によれば、ＶｔがＩＶ
の時、デューティ比○が１０％程度までは制御信号の出
力電圧が１０Ｖあれば十分Ｔｒ，，Ｔｒ２をオン状態に
できた。

制御信号源９からパルス出力電圧が印加されない期間は
抵抗１９によりゲート電極２，６とソース電極１，５と
が短絡されているためＴｒ，，Ｔｒ２はオフ状態となる
。抵抗１９は、前述の時定数を大きくするため、大きい
方が望ましいが、ゲート電極２，６の入力インピーダン
スを小さくして雑音による誤動作を防ぐ役目も果すので
、両者を勘案して決める必要がある。

静電容量２０，２１は交流電源１５の周波数に対しては
大きなインピーダンスを持ち、実質的に、制御信号源９
と交流電源１５とは絶縁分離されている。

絶縁分離する必要がない場合、静電容量２０があれば制
御信号源の端子９と交流電源１５の端子１７を直接接続
しても動作する。また静電容量２１は必しもつなぐ必要
はなく、制御信号源１５の端子１１と交流電源１５の端
子１７あるいは負荷１２の端子１４との間の浮遊容量で
十分動作が可能である。以上述べたように本発明によれ
ば交流電源の電圧に比べて十分小さく、トランジスタの
閥値より大きい程度の制御信号電圧をパルス的に印加し
てトランジスタをパルス的にオンオフすることにより交
流電源から負荷へのエネルギーの供給を制御する、安価
で小形軽量価等にハイブリッド集積化が容易な双方向ス
イッチが得られる。

【図面の簡単な説明】

第１図、第２図ａ，ｂ、第３図は双方向スイッチの従来
例であり、第２図は第１図の従来例の動作原理を説明す
るための図である。 第４図は本発明の一実施例である。図において、１，６
はソース電極、２，６はゲート電極、３，７はドレィン
電極、４，８は基板電極、９は制御信号源、１０，１１
は制御信号源の端子、１２は負荷、１３，１４は負荷の
端子、１５は交流電源、１６，１７は交流電源の端子、
１８はパルストランス、１９は抵抗、２０，２１は静電
容量である。オー図 オ２図 汁３図 ４ジ

Claims (1)

【特許請求の範囲】
1. １ 同一導電形の二つの絶縁ゲート形電界効果トランジ
   スタのゲート電極同志，ソース電極同志，基板電極同志
   を接続し、該ソース電極と該基板電極を接続し、該ゲー
   ト電極と該ソース電極を抵抗で接続し、該ゲート電極に
   静電容量を接続して制御信号源の一端を接続する入力端
   子とし、二つのドレイン端子を被制御端子とする双方向
   スイツチにおいて、前記被制御端子間に接続された交流
   電源と負荷との中点と該制御信号源の他の一端との間に
   制御用パルス信号を通すための静電容量あるいはこれと
   等価の浮遊容量を設けたことを特徴とする双方向スイツ
   チ。