Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6018144B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JPS6018144B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPS6018144B2
JPS6018144B2 JP50060643A JP6064375A JPS6018144B2 JP S6018144 B2 JPS6018144 B2 JP S6018144B2 JP 50060643 A JP50060643 A JP 50060643A JP 6064375 A JP6064375 A JP 6064375A JP S6018144 B2 JPS6018144 B2 JP S6018144B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
forming
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50060643A
Other languages
Japanese (ja)
Other versions
JPS51136292A (en
Inventor
興光 安田
英俊 矢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP50060643A priority Critical patent/JPS6018144B2/en
Publication of JPS51136292A publication Critical patent/JPS51136292A/en
Publication of JPS6018144B2 publication Critical patent/JPS6018144B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 この発明は金属配線層上にシリコン酸化膜を形成して絶
縁層とする半導体装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device in which a silicon oxide film is formed on a metal wiring layer to serve as an insulating layer.

今日、半導体装置の製造技術には著しい進歩がみられる
が、装置自体にとっては特性的に厳しい規格が要求され
てくる。
Today, there has been significant progress in manufacturing technology for semiconductor devices, but the devices themselves are now required to meet stricter standards due to their characteristics.

またコストの低減を目指すうえで、半導体チップの素子
密度が高くなり、その構造も極めて複雑化してきており
、とりわけ半導体基板上での配線構造は多層配線を形成
して集積回路の高密度化をはからなくてはならない様に
なってきている。多層配線構造にともなう製造上の問題
点は、金唇たとえばアルミニウム等の配線層が二層に形
成されるときにその間を絶縁する酸化膜などにピンホー
ルが生じて電気的に短絡することがいまいまある点であ
った。
In addition, with the aim of reducing costs, the element density of semiconductor chips has increased, and their structures have become extremely complex.In particular, the wiring structure on semiconductor substrates has become multi-layered wiring to increase the density of integrated circuits. It's starting to feel like we have to take care of it. A manufacturing problem associated with multilayer wiring structures is that when two wiring layers, such as aluminum, are formed, pinholes can form in the oxide film that insulates the two layers, causing electrical shorts. That was the point now.

ピンホールが生じる原因のうちの大きなものは、下層の
配線体が酸化膜形成時の加熱によって突起を発生するこ
とであって、第1図a,b,c,dに示す様に基板1上
のアルミ配線2を絶縁層3で被覆して、さらに配線層を
重ねて形成する場合、アルミ配線2の突起部2aが絶縁
層3を形成するときに加熱され成長し、ガラスマスク4
を密着させて絶縁層3をエッチングするときにフオトレ
ジスト5が突起部2aで薄くなって同図cに示す通り不
必要な穴が形成されてしまう。また、上記アルミ配線2
の突起部2aが絶縁層3に穴を形成するに至らない場合
でも、この絶縁層3上に第2のアルミ配線6を設けたと
きに、同様の現象が生じ、第1図dに示す様にこのアル
ミ配線6が切れてしまうおそれがあった。こうして半導
体装置製造上の問題は、アルミニウム配線層の表面に熱
処理によって突起部が形成される点にあり、半導体装置
の信頼性の低下と直接に結びついて従来からその改良が
望まれていた。
A major cause of pinholes is the formation of protrusions in the underlying wiring body due to heating during the formation of the oxide film, and as shown in Figure 1 a, b, c, and d, the protrusions are generated on the substrate 1. When the aluminum wiring 2 is covered with an insulating layer 3 and further wiring layers are formed, the protrusion 2a of the aluminum wiring 2 is heated and grows when forming the insulating layer 3, and the glass mask 4
When etching the insulating layer 3 with the photoresist 5 in close contact with the photoresist 5, the photoresist 5 becomes thinner at the protrusion 2a, and unnecessary holes are formed as shown in FIG. In addition, the above aluminum wiring 2
Even if the protrusion 2a does not form a hole in the insulating layer 3, a similar phenomenon occurs when the second aluminum wiring 6 is provided on the insulating layer 3, as shown in FIG. 1d. There was a risk that this aluminum wiring 6 would break. Thus, a problem in manufacturing semiconductor devices is that protrusions are formed on the surface of the aluminum wiring layer by heat treatment, and this is directly linked to a decrease in the reliability of the semiconductor device, so improvements have been desired for a long time.

この発明は上記事情に鑑みなされたもので、シリコン酸
化膜を形成する際に気相成長時の加熱に先だって常温で
一定の厚さで酸化膜を形成しておいて、加熱時にアルミ
ニウム配線層表面に突起が形成されることを防ぐことに
よってとりわけ多層配線構造の半導体装直の信頼性を高
めうる半導体装置の製造方法を提供することを目的とす
る。
This invention was made in view of the above circumstances, and when forming a silicon oxide film, an oxide film is formed with a constant thickness at room temperature before heating during vapor phase growth, and when heated, an oxide film is formed on the surface of an aluminum wiring layer. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can particularly improve the reliability of a semiconductor device having a multilayer wiring structure by preventing the formation of protrusions on the semiconductor device.

以下、図面を参照してこの発明の一実施例を説明する。
第2図はシリコン基板内に素子を形成し、その表面にア
ルミニウムで金属配線層を設ける製造工程を示すもので
ある。N型の半導体基板11にはP型不純物拡散層12
,13が形成され、一方の拡散層12内にはさらにN十
型不純物拡散層14が形成される。この基板11の表面
は酸化膜16により保護されており、第2図aに示す様
に拡散層13と14との間を電気的に接綾するアルミニ
ウム配線層16が設けられている。金属配線層にアルミ
ニウムが用いられるのは、そのコストが低いこと、蒸着
およびエッチなどの加工性にすぐれているからである。
第2図bは上記酸化膜15上に形成されたアルミ配線層
16をさらにシリコン酸化膜で被覆する工程を示すもの
である。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
FIG. 2 shows a manufacturing process in which an element is formed in a silicon substrate and a metal wiring layer made of aluminum is provided on the surface of the element. A P-type impurity diffusion layer 12 is formed on the N-type semiconductor substrate 11.
, 13 are formed, and in one of the diffusion layers 12, an N0 type impurity diffusion layer 14 is further formed. The surface of this substrate 11 is protected by an oxide film 16, and as shown in FIG. 2A, an aluminum wiring layer 16 is provided to electrically connect between the diffusion layers 13 and 14. Aluminum is used for the metal wiring layer because it is low cost and has excellent processability such as vapor deposition and etching.
FIG. 2b shows a step of further covering the aluminum wiring layer 16 formed on the oxide film 15 with a silicon oxide film.

従来こうした酸化膜はシラン(Si日)と酸素(02)
とを数百度の高温下で反応させて形成していたが、ここ
ではまず常温でSi02膜を形成するために水酸化シリ
コン(Si(OH)4)をエチルアルコールあるいは酢
酸エチル等に溶かしたシリコン含有の有機溶剤を用意し
、この溶剤を回転塗布装置によって2000A以下の厚
さで一様に塗布する。こうして塗布された溶剤の上から
従来の気相成長法により所望する厚さまでシリコン酸化
膜を形成する。常温で形成される第1のシリコン酸化膜
17,は、第2のシリコン酸化膜172を気相成長させ
る以前に有機溶剤が蒸発し固化するから気相成長時に3
50〜400qoに加熱されてもアルミ配線層16表面
に突起が発生しない。第2図cは上記シリコン酸化膜1
7,,172を光食刻法によりエッチングして、この酸
化膜17を介して設けられるアルミ配線層18と前記配
線層16との電気的連絡孔が形成される工程である。上
記酸化膜17は2層に形成される配線層16,18を分
離絶縁するものであり、第1のシリコン酸化膜17,の
厚さが500A以上あれば下層のアルミ配線層16上に
突起が生じるおそれはほとんどなくなる(第3図参照)
。ところで5000A以上の厚さに第1のシリコン酸化
膜17,を形成するためにシリコン含有溶剤を塗布する
と、その表面にクラツクが生じやすいという不具合があ
り、またコンタクト孔などをエッチング形成するとき、
たとえば界酸系のエッチング液を用いると気相成長によ
る第2のシリコン酸化膜172よりもそのエッチング速
度が遠いからエッチング精度が低下し、ひいては上層の
アルミ配線層18に段切れが生じる原因ともなる。エッ
チング精度の低下はエッチングが横方向に広がるからで
あり、第1のシリコン酸化膜17.を2000A以下と
することにより実際上の不具合とはならない。なお、常
温で形成される第1のシリコン酸化膜17,は電気的に
絶縁性を有することはもちろんであるが、絶縁層として
は7000A程度を必要とするから上記した様に第2の
シリコン酸化膜172 を気相成長させるようにしてい
る。また第3図において機軸に示す第1のシリコン酸化
膜の膜厚は溶剤塗布時の厚さではなく、気相成長層の形
成開始直前での厚さを示している。上記実施例に示す方
法によれば、半導体装置の配線構造を多層に形成すると
き下層のアルミ配線層表面に突起が発生しないようにし
たので、シリコン酸化膜の絶縁性が保持されまた上層の
配線層の段切れのおそれも減少する。
Conventionally, such oxide films are made of silane (Si) and oxygen (02).
In this case, silicon hydroxide (Si(OH)4) was first dissolved in ethyl alcohol or ethyl acetate to form a Si02 film at room temperature. A containing organic solvent is prepared, and this solvent is uniformly applied to a thickness of 2000A or less using a spin coating device. A silicon oxide film is formed on the thus applied solvent to a desired thickness by a conventional vapor phase growth method. The first silicon oxide film 17, which is formed at room temperature, evaporates and solidifies the organic solvent before the second silicon oxide film 172 is grown in the vapor phase.
No protrusions are generated on the surface of the aluminum wiring layer 16 even when heated to 50 to 400 qo. FIG. 2c shows the silicon oxide film 1.
7, 172 by photoetching to form an electrical communication hole between the aluminum wiring layer 18 provided through the oxide film 17 and the wiring layer 16. The oxide film 17 separates and insulates the wiring layers 16 and 18 formed in two layers, and if the thickness of the first silicon oxide film 17 is 500A or more, a protrusion will form on the lower aluminum wiring layer 16. There is almost no risk of this occurring (see Figure 3).
. By the way, when a silicon-containing solvent is applied to form the first silicon oxide film 17 to a thickness of 5000 Å or more, there is a problem in that cracks are likely to occur on the surface, and when forming contact holes etc. by etching,
For example, if a surfactant-based etching solution is used, the etching rate is slower than that of the second silicon oxide film 172 grown by vapor phase growth, resulting in a decrease in etching accuracy, which may also cause breaks in the upper aluminum wiring layer 18. . The decrease in etching accuracy is due to the etching spreading in the lateral direction, and the first silicon oxide film 17. By setting the current to 2000A or less, there will be no actual problem. Note that the first silicon oxide film 17, which is formed at room temperature, is of course electrically insulating, but as an insulating layer it requires about 7000A, so as mentioned above, the second silicon oxide film 17 is electrically insulating. The film 172 is grown in a vapor phase. Further, the film thickness of the first silicon oxide film shown on the axis in FIG. 3 is not the thickness at the time of solvent application, but the thickness immediately before the formation of the vapor phase growth layer is started. According to the method shown in the above embodiment, when forming a multilayer wiring structure of a semiconductor device, no protrusions are generated on the surface of the lower aluminum wiring layer, so that the insulating properties of the silicon oxide film are maintained, and the wiring structure of the upper layer is The risk of layer breakage is also reduced.

以上述べた様にこの発明方法は、常温でアルミ配線層を
まず被覆して、しかる後に気相成長法にてSi02膜を
所望する厚さまで形成するようにしたので、多層配線構
造を確実に行なえ、装置の4・型化、特性の向上、良品
率の向上などがはかれ集積化された半導体装置の信頼性
を高めうる半導体装置の製造方法を提供できる。
As described above, in the method of this invention, the aluminum wiring layer is first coated at room temperature, and then the Si02 film is formed to the desired thickness by vapor phase growth, so it is possible to reliably form a multilayer wiring structure. It is possible to provide a method for manufacturing a semiconductor device that can increase the reliability of an integrated semiconductor device by increasing the size of the device, improving characteristics, increasing the yield rate, and so on.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a〜dに従来方法の工程を示す断面説明図、第2
図a〜cはこの発明方法の−実施例を示す断面説明図、
第3図はSi(OH)4をアルミ配線層上に塗布したと
きの突起部発生密度を示すグラフである。 11…N型半導体基板、15…シリコン酸化膜、16・
・・アルミ配線層、17.・・・第1のシリコン酸化膜
、172 …第2のシリコン酸化膜。 オ1図汁2図 オ3図
Figures 1 a to d are cross-sectional explanatory diagrams showing the steps of the conventional method, and Figure 2
Figures a to c are cross-sectional explanatory views showing embodiments of the method of this invention;
FIG. 3 is a graph showing the density of protrusions generated when Si(OH)4 is applied onto an aluminum wiring layer. 11... N-type semiconductor substrate, 15... silicon oxide film, 16.
...Aluminum wiring layer, 17. ...first silicon oxide film, 172 ...second silicon oxide film. O 1 figure Soup 2 figure O 3 figure

Claims (1)

【特許請求の範囲】[Claims] 1 半導体基板上に絶縁膜を介してパターニングされた
第1の金属配線層を形成する工程と、この上に常温で酸
化するシリコン含有溶剤を塗布して500〜2000Å
の厚さの第1のシリコン酸化膜を形成する工程と、この
第1のシリコン酸化膜上に気相成長により第2のシリコ
ン酸化膜を形成する工程と、この第2のシリコン酸化膜
上にフオトレジスト膜を形成する工程と、このフオトレ
ジスト膜を用いて写真蝕刻することにより上記第1及び
第2のシリコン酸化膜をパターニングする工程と、この
パターニングされた第2のシリコン酸化膜上に第2の金
属配線層を形成する工程とを具備することを特徴とする
半導体装置の製造方法。
1. Forming a first patterned metal wiring layer on a semiconductor substrate via an insulating film, and applying a silicon-containing solvent that oxidizes at room temperature on this layer to a thickness of 500 to 2000 Å.
forming a first silicon oxide film with a thickness of , forming a second silicon oxide film on the first silicon oxide film by vapor phase growth, and a step of forming a photoresist film, a step of patterning the first and second silicon oxide films by photolithography using the photoresist film, and a step of patterning the first and second silicon oxide films on the patterned second silicon oxide film. 1. A method for manufacturing a semiconductor device, comprising the steps of: forming a second metal wiring layer.
JP50060643A 1975-05-21 1975-05-21 Manufacturing method of semiconductor device Expired JPS6018144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50060643A JPS6018144B2 (en) 1975-05-21 1975-05-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50060643A JPS6018144B2 (en) 1975-05-21 1975-05-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS51136292A JPS51136292A (en) 1976-11-25
JPS6018144B2 true JPS6018144B2 (en) 1985-05-09

Family

ID=13148200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50060643A Expired JPS6018144B2 (en) 1975-05-21 1975-05-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6018144B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228354A (en) * 1990-02-02 1991-10-09 Rohm Co Ltd Manufacture of semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541019B2 (en) * 1973-03-27 1980-10-21

Also Published As

Publication number Publication date
JPS51136292A (en) 1976-11-25

Similar Documents

Publication Publication Date Title
JPS5950113B2 (en) semiconductor equipment
JPS6018144B2 (en) Manufacturing method of semiconductor device
JPS6022502B2 (en) Manufacturing method of semiconductor device
JPS62166522A (en) Manufacture of semiconductor device
JPH0224382B2 (en)
JPH05308068A (en) Manufacture of semiconductor device
JPS58115834A (en) Manufacture of semiconductor device
JPS6038872B2 (en) Manufacturing method of semiconductor device
JPH04356944A (en) Semiconductor device and its manufacture
JPS6125217B2 (en)
JPH01268150A (en) Semiconductor device
JPS5952550B2 (en) Manufacturing method of semiconductor device
JPS6218719A (en) Manufacture of semiconductor device
JP3147930B2 (en) Method for manufacturing polycrystalline silicon high resistance element
JPH04322448A (en) Manufacture of semiconductor device
JPH02184030A (en) Manufacture of semiconductor device
JPS58216442A (en) Forming method for aluminum wiring
JPS596560A (en) Manufacture of semiconductor device
JPH03214735A (en) Manufacture of semiconductor device
JPS5844748A (en) Manufacture of semiconductor device
JPS5823939B2 (en) integrated circuit manufacturing method
JPS61276346A (en) Semiconductor devide and manufacture thereof
JPS588578B2 (en) Handout Taisouchino Seizouhouhou
JPS61176114A (en) Manufacture of semiconductor device
JPS61216344A (en) Manufacture of semiconductor device