JPS6019543B2 - 演算器 - Google Patents

Description

【発明の詳細な説明】 本発明は演算器に係り、特に電子式工業計器として用い
られる一定バイアスをもった信号を入力信号とし、同一
バイアスをもった信号を出力信号とする演算器の改良に
関する。

一般にプロセス工業などの制御に使用される工業計器の
入出力信号は、例えば、ＤＣＩ〜５Ｖのように信号に無
関係の一定バイアスＤＣＩＶを含んだ電気信号が多用さ
れている。

したがって、この種の信号を扱う加減算器、乗除算器、
開平演算器等の各種演算器は、それぞれの演算を行なう
ときに、入力信号内の一定バイアス分であるＤＣＩＶを
差引いて演算を実行し、その結果得られた信号にＤＣＩ
Ｖを加算してＤＣＩ〜５Ｖの信号を出力信号とするよう
にしている。ところで、従来、この種演算器の入出力信
号のバイアス処理は、第１図に示す回路を用いて行なっ
ている。

第１図において、１，〜ｌｎは入力端子、ｌｃは共通入
力端子で、入力端子１，，１２，・…・・・・・，ｌｎ
と共通入力端子ｌｃ間に、それぞれ入力信号ＤＣＩ〜５
Ｖが入力し、演算回路２で演算が実行され、出力端子３
と３ｃ間に出力信号ＤＣＩ〜５Ｖが得られるようになっ
ている。ただし、共通入力端子ｌｃと出力端子３ｃは共
通線４で接続されており、演算回路２の基準電位線２ａ
と共通線４との間にはバイアス電源（ＤＣＩＶ）５が接
続されていて、演算回路２で、例えば、演算回路２が加
算回路である場合には、それぞれの入力信号をＶ，，Ｖ
２，・・・…・・・，Ｖｎとしたとき、次式の演算を行
なうようになっている。Ｖ。

＝Ｋ．（Ｖ，一１）十Ｋ２（Ｖ２−１）十・・・・・・
・・・十Ｋｎ（Ｖｎ−１） ・・・・・・・・
・｛１’ここに、Ｋ，〜Ｋｎ：それぞれ係数。Ｖｏ：演
算回路２の出力電圧。

そしてこの世力電圧Ｖｏにバイアス電源５の電圧ＤＣＩ
Ｖが加算されてＶ＝Ｖ。

十１ ………■で表わされるＶなる
信号が出力端子３と３ｃより出力信号として送出される
。しかし、第１図に示す従来の入力信号が直接演算回路
２に入力する回路構成では、例えば、ｍ式の係数Ｋ，を
設定する場合、各入力信号Ｖ２，Ｖ３，・・・・・・・
・・，ＶｎをＩＶとして、Ｋ，（Ｖ，一１）項以外の項
の影響を除いて設定しなければならない。

しかし、このとき入力信号を正確にＩＶとする必要があ
り、そのためには正確に調整可能な定電圧源が必要にな
る。また、入力信号Ｖｉ（ｉ＝１〜ｎ）のいずれかが共
通線４に短絡された場合は、等価的にその入力端子に−
ＩＶが入力したことになり、そのため、演算回路２が破
壊に至ることがある。さらにまた、電圧信号系において
の演算回路２の入力インピ−ダンスは大きくなっている
ので、多入力信号を入力する演算器においては、使用し
ていない入力端子ｌｃに短絡しておく方が、外部からの
ノイズに対して有利であるが、それは上記した理由によ
り不可能である。そのため、演算回路２内で短絡しなけ
ればならないという不便があった。本発明の目的は、上
記した従来技術の欠点をなくし、係数設定が容易にでき
る演算器を提供することにある。

本発明は、複数個の入力端子に与えられた入力信号から
所定のバイアスレベルを減算して入力して演算が行なわ
れ、演算結果に前記所定のバイアスレベルを加算して出
力する演算器において、前記複数個の入力端子のそれぞ
れと前記演算器との間に、前記入力信号が前記バイアス
レベル以下のときは該バイアスレベルに保持された信号
とし、前記入力信号が前記バイアスレベル以上のときは
該バイアスレベル以上の部分に比例した信号とする入力
信号処理回路と、該入力信号処理回路の出力信号に係数
をかける係数設定回路とが設けられていることを特徴と
するものである。

以下本発明を第２図、第４図に示した実施例および第３
図を用いて詳細に説明する。

第２図は本発明の演算器の−実施例を示す回路図で、加
算器の場合を例示してあり、また、入力端子とそれに関
係する入力回路は全体の一部分のみを示してある。

第２図おいて、１・，１２，………，ｌｉ−・，ｌｉ，
………，ｌｎは入力端子であり、そのうち、ｌｉ‐，，
ｌｉのみを示してある。ｌｃは共通入力端子である。入
力端子ｌＨは演算増幅器６の非反転入力端子に接続され
ており、演算増幅器６の出力側はダイオード７のアノー
ド側に接続されていて、ダィオ−ド７のカソード側は演
算増幅器６の反転入力端子と係数Ｋｉ‐，を設定するた
めの可変抵抗器８の一端に接続されている。可変抵抗器
８の中間端子は演算回路２の入力側に、また、他端はバ
イアス電源５を介して共通線４に接続されている。そし
て演算増幅器６とダイオード７とで理想化ダイオード回
路を構成しており、これと可変抵抗器８とで入力回路９
を構成している。入力端子１，は抵抗１０を介して演算
増幅器１１の反転入力端子に接続されていて、演算増幅
器１１の出力側はダイオード１２のカソード側に接続さ
れており、また、ダイオード１３と抵抗１４を介して演
算増幅器１１の反転入力端子に接続されていて反転増幅
器となっている。

ダイオード１２のアノード側は抵抗１５を介して演算増
幅器１１の反転入力端子に、また、係数Ｋｉを設定する
ための可変抵抗器１６の一端にそれぞれ接続されている
。可変抵抗器１６の中間端子は演算回路２の入力側に、
また、池端はバイアス電源５を介して共通線４に、さら
に、抵抗１７を介して演算増幅器１１の非反転入力端子
にそれぞれ接続されている。そして反転増幅器とダイオ
ード１２とで反転理想化ダイオード回路を構成しており
、これと可変抵抗器１６とで入力回路１８を構成してい
る。次に動作について説明する。

入力端子ｌｉ‐，と共通入力端子ｌｃ間に入力した入力
信号Ｖｉ‐，は、入力回路９に入力し、理想化ダイオー
ド回路の出力Ｖｉ‐，は可変抵抗器８によって分割され
て信号に係数Ｋｉ‐，が掛けられて演算回路（実施例で
は加算回路）２に入力する。また入力端子ｌｉと共通入
力端子ｌｃ間に入力した入力信号Ｖｉは、入力回路１８
に入力し、反転理想化夕、．ィオ−ド回路の出力−Ｖ′
ｉは可変抵抗器１６によって分割されて信号に係数Ｋｉ
が掛けられて演算回路２に入力する。このときバイアス
電源５により信号のバイアス分が除去されるので、演算
回路２に入力する信号は、それぞれＫ，‐，（Ｖ′ｉ‐
，一１）、Ｋｉ（Ｖ′ｉ−１）となる。なお、理想化ダ
イオード回路の入出力特性は第３図ａに示すようになり
、また、反転理想化ダイオード回路の入出力特性は第３
図ｂに示すようになる。すなわち、第３図ａにおいては
、入力信号ＶＩ‐，がバイアスレベル（ＤＣＩＶ）以下
のときは、出力信号Ｖ′ｉ‐，はバイアスレベルに保持
され、Ｖｉ‐，がバイアスレベル以上のときは、Ｖｉ−
，はＶｉ‐，のバイアスレベル以上の部分に比例した信
号となり、第３図ｂにおいては、入力信号Ｖｉがバイア
スレベル以下のときは、出力信号Ｖ′ｉはバイアスレベ
ルに保持され、Ｖｉがバイアスレベル以上のときは、Ｖ
′ｉはＶｉのバイアスレベル以上の部分に比例して負万
向に増大する反転信号となる。そのため演算回路２で行
なわれる演算式は、入力端子ｌｉ以外には入力回路９と
同様の入力回路が接続されているとすると、Ｖ。＝Ｋ，
（Ｖ′，一１）十………Ｋｉ−，（Ｖ；−，一１）十Ｋ
，（Ｖ′ｉ‐１）十………十Ｋｎ（Ｖ′ｎ一１） ……
…｛３’となる。そしてこの出力電圧Ｖｏにバイアス電
源５の電圧ＤＣＩＶが加算されて、Ｖ＝Ｖ。

十１で表わされるＶなる信号が出力端子３と３ｃ間より
出力信号として送出される。

つまり、入力回路９は信号の加算に用いられ、入力回路
１８は信号の減算に用いられる。本発明の実施例によれ
ば、入力端子を共通入力端子ｌｃに短絡しても演算回路
２に入力する電圧がＯＶとなり、演算回路２を破壊する
ことがない。

したがって、任意の項の係数Ｋｉを設定するときに、入
力端子ｌｊ以外の入力端子を共通入力端子ｌｃに短絡し
て他の項の影響を除いて設定することができ、従来のよ
うに正確に調整可能な定電圧源が不用となり、係数設定
が容易にできる。また、多入力演算器の不要な入力端子
は、共通入力端子ｌｃに短絡することが可能であるので
、従来のように演算回路２内で短絡するといったわずら
わしさないこ外部からのノイズに対して対策することが
できるという利点がある。第４図は第２図の入力回路９
の他の実施例を示す回路図で、第４図においては、ダイ
オード７のカソード側を抵抗１９を介して演算増幅器６
の反転入力端子に接続し、また、可変抵抗器８のバイア
ス電源５側端を抵抗２０を介してて演算増幅器６の反転
入力端子に接続してあるほかは第２図と同様である。

この場合は、入力信号Ｖｉ‐，のバイアスレベル以上の
部分が演算回路２に入力する前に入力回路２１で増幅さ
れるので、演算回路２で演算するときの信号範囲が広く
なり、演算精度を向上できるという新たな効果がある。
その他の効果は第２図と同様である。以上説明したよう
に、本発明によれば、信号に掛ける係数設定が容易にな
り、さらに、池入力演算器において、不用な入力端子を
共通入力端子に短絡して外部ノイズの影響を小さくする
ことができるという顕著な効果がある。

【図面の簡単な説明】

第１図は従来の演算器のブロック線図、第２図は本発明
の演算器の一実施例を示す回路図、第３図は第２図のそ
れぞれの入力回路の入出力特性図、第４図は本発明の演
算器の入力回路の他の実施例を示す回路図である。 １・〜ｌｎ，ｌｉ−，，ｌｉ……入力端子、ｌｃ…・・
・共通入力端子、２・・・・・・演算回路、３，３ｃ・
・・・・・出力端子、４・…・・共通線、５…・・・バ
イアス電源、６，１１・・・・・・演算増幅器、７，１
２・・・・・・ダィオ−ド、８，１６・・・・・・可変
抵抗器、９，１８，２１・・・…入力回路。 器′図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １ 複数個の入力端子に与えられた入力信号から所定の
   バイアスレベルを減算して入力して演算が行なわれ、演
   算結果に前記所定のバイアスレベルを加算して出力する
   演算器において、前記複数個の入力端子のそれぞれと前
   記演算器との間に、前記入力信号が前記バイアスレベル
   以下のときは該バイアスレベルに保持された信号とし、
   前記入力信号が前記バイアスレベル以上のときは該バイ
   アスレベル以上の部分に比例した信号とする入力信号処
   理回路と、該入力信号処理回路の出力信号に係数をかけ
   る係数設定回路とが設けられていることを特徴とする演
   算器。 ２ 前記入力信号処理回路が、ダイオードである特許請
   求の範囲第１項記載の演算器。 ３ 前記入力信号処理回路が、演算増幅器又は反転増幅
   器とダイオードとからなる理想化ダイオード回路であり
   、前記係数設定回路が、前記理想化ダイオード回路の出
   力端と前記バイアス設定用の電源との間に接続された抵
   抗である特許請求の範囲第１項記載の演算器。