Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6022779B2 - Multiprocessing system program loading method - Google Patents
[go: Go Back, main page]

JPS6022779B2 - Multiprocessing system program loading method - Google Patents

Multiprocessing system program loading method

Info

Publication number
JPS6022779B2
JPS6022779B2 JP11334177A JP11334177A JPS6022779B2 JP S6022779 B2 JPS6022779 B2 JP S6022779B2 JP 11334177 A JP11334177 A JP 11334177A JP 11334177 A JP11334177 A JP 11334177A JP S6022779 B2 JPS6022779 B2 JP S6022779B2
Authority
JP
Japan
Prior art keywords
program
processor
data
memory
local memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11334177A
Other languages
Japanese (ja)
Other versions
JPS5447546A (en
Inventor
一郎 内藤
道生 渡辺
邦夫 檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11334177A priority Critical patent/JPS6022779B2/en
Publication of JPS5447546A publication Critical patent/JPS5447546A/en
Publication of JPS6022779B2 publication Critical patent/JPS6022779B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、多重処理系(Multi prMessor
s$temにおける、プログラム・ローデイング方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a multiprocessing system (Multi prMessor).
This relates to a program loading method in s$tem.

従来、プロセッサ間で共有される共通メモリと各プロセ
ッサのみ使用できるローカル・メモリとを所有する多重
処理系において、ローカルメモリへの、プログラム、デ
ータのローデイングは、次のような方式で行なわれてい
た。
Conventionally, in multiprocessing systems that have a common memory shared between processors and a local memory that can be used only by each processor, loading programs and data into local memory has been performed using the following method. .

第1の方法は、ローカル・メモリにリード・オンリー・
メモリ(ROM)を使用し、必要なプログラム・データ
をそこに書き込んでおく方法である。
The first method stores read-only data in local memory.
This method uses memory (ROM) and writes necessary program data there.

この方法は、システムに、プログラム入力装置を備える
必要がないという利点はあるが、実行するプログラムを
任意に変えることが出来ない。第2の方法として、各々
のプロセッサにそれぞれプログラム入力装置を備えて、
そこから各々のプロセッサのローカル・メモリにプログ
ラムをローディングする方法である。この方法は、構成
は容易であるが、操作が複雑で、またプログラム入力装
置が少なくとも、プロセッサの数だけ必要となるのでコ
スト高となるという欠点がある。第3の方法は、プ。グ
ラムのローディング時に1台毎に各プロセッサに、プロ
グラム入力装置を接続して順次切替えてローディングを
行なう方法である。この方法ではプログラム入力装置が
最低1台で十分であるが、装置の動的な接続、切り離し
を可能にする必要があり、また操作が複雑となる。本発
明は上記従来方式の欠点を除去し、低価格且つ容易に操
作可能なプログラムローディング方法を提供することを
目的とする。
This method has the advantage that the system does not need to be equipped with a program input device, but it does not allow the program to be executed to be changed arbitrarily. As a second method, each processor is provided with a program input device,
From there, the program is loaded into the local memory of each processor. Although this method is easy to configure, it is complicated to operate and requires at least as many program input devices as there are processors, resulting in high costs. The third method is pu. In this method, when loading programs, a program input device is connected to each processor one by one and the program input devices are sequentially switched to perform loading. Although this method requires at least one program input device, it is necessary to enable dynamic connection and disconnection of devices, and the operation becomes complicated. SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of the conventional methods described above and to provide a program loading method that is inexpensive and easy to operate.

この目的を達成するために本発明方法は、ブロセッサ間
共有メモリと、各プロセッサ毎に設けられたローカルメ
モリを有する多重処理系において、プロセッサ(例えば
A)にプログラム入力装置を接続し、このプロセッサA
から他のプログラム入力装置を有しないプロセッサ(例
えばB)のローカルメモ川こローデイングする場合、ま
ずプ。
In order to achieve this object, the method of the present invention connects a program input device to a processor (for example, A) in a multiprocessing system having a shared memory between processors and a local memory provided for each processor.
When loading a local memory file of a processor (such as B) that does not have any other program input device, first load the program.

セツサAによりローデイングすべきプログラム、データ
を共通メモリに格納し、次に格納されたプログラム、デ
ータをプロセッサBのローカルメモリーこ転送するよう
にしたことを特徴とする。以下本発明を実施例を参照し
て説明する。第1図は本発明ローディング方法を実施す
るために用いられる多重処理系の構成の一例を示す。
The processor A is characterized in that the program and data to be loaded are stored in a common memory, and then the stored program and data are transferred to the local memory of the processor B. The present invention will be explained below with reference to Examples. FIG. 1 shows an example of the configuration of a multiprocessing system used to implement the loading method of the present invention.

同図においてla,lbはそれぞれプロセッサ、2a,
2bは各々のプロセッサla,lbのみがアクセスでき
るローカルメモリ、3は共通にアクセスできる共通メモ
リである。5はプログラム入力装置で、一方のプロセッ
サlaのみからアクセスできる。
In the figure, la and lb are processors, 2a and 2a, respectively.
2b is a local memory that can be accessed only by each of the processors la and lb, and 3 is a common memory that can be accessed in common. 5 is a program input device which can be accessed only from one processor la.

上記共通メモリ3にはローデイングすべきプログラム、
データを一時格納するデータバッファ領域3aを含み、
又、ローカルメモリ2bは転送プログラム構成するりー
ド・オンリ・メモリ(ROM)2b,を含んでいる。本
発明は上記のような多重処理系において、入力装置5よ
り入力したプログラム、データを、プロセッサlbのロ
ーカルメモリ2bにロ−デイングする方法に関するもの
で以上これについて説明する。
The program to be loaded into the common memory 3,
including a data buffer area 3a for temporarily storing data;
Further, the local memory 2b includes a read only memory (ROM) 2b that constitutes a transfer program. The present invention relates to a method for loading programs and data inputted from the input device 5 into the local memory 2b of the processor lb in the above-mentioned multiprocessing system, and this will be described above.

‘1’第1ステップ まずプロセッサlaを用いて、入力装置5より入力され
たプログラム、データを共通メモリ3のデータバッファ
領域に格納する。
'1' First step First, the program and data input from the input device 5 are stored in the data buffer area of the common memory 3 using the processor la.

このような処理は通常の計算機においてプログラム、デ
ータを読みこむ処理と同様に行われるので詳細は省略す
る。‘2}第2ステップ 次にプロセッサlbはローカルメモリ2bの−部である
リード・オンリ・メモリ(ROM)2b,に貯えられて
いる転送プログラムを読み出し、このプログラムを実行
することによりデータバッファ領域3aに格納されたロ
ーディングすべきプログラム、データをローカルメモリ
2bに転送する。
Such processing is performed in the same way as the processing of reading programs and data in a normal computer, so the details will be omitted. '2} Second step Next, the processor lb reads the transfer program stored in the read-only memory (ROM) 2b, which is part of the local memory 2b, and executes this program to transfer data to the data buffer area 3a. The program and data to be loaded stored in the local memory 2b are transferred to the local memory 2b.

上記の方法によれば1台のプログラム入力装置を用いる
だけで、多数のプロセッサのローカルメモリにプログラ
ム、データのローデイングをすることが可能となる。
According to the above method, it is possible to load programs and data into the local memories of many processors by using only one program input device.

尚、以上の例では転送用のプログラムがローカルメモリ
2bにROMとして設けられているが、その代りに、第
2図のように共通メモリ3に転送プログラム主記憶用の
領域3bを設け、これに格納してもよい。
In the above example, the transfer program is provided as a ROM in the local memory 2b, but instead, as shown in FIG. 2, an area 3b for transfer program main storage is provided in the common memory 3, and May be stored.

この場合には上記の第1ステップにおいて、ローディン
グすべきプログラム、データと、転送用のプログラムを
入力装置5より入力し、プロセッサlaによりこれらを
共通メモリ3に格納する。
In this case, in the first step described above, the program to be loaded, the data, and the program for transfer are inputted from the input device 5, and these are stored in the common memory 3 by the processor la.

そして第2ステップにおいて、プロセッサlbにより転
送プログラムを読み出し、これを実行することにより共
通メモリ3内のデータバッファ3aに格納されたプログ
ラム、データを、ローカルメモリ2bに転送する。第3
図は第1図及び第2図に示した方法において、共通メモ
リ3内のデータバッファ領域3aの容量がローディング
すべきプログラム、データの総量より小さい場合でも全
プログラム、データの転送を可能にする方法の説明用ブ
ロック図である。
In the second step, the processor lb reads the transfer program and executes it, thereby transferring the program and data stored in the data buffer 3a in the common memory 3 to the local memory 2b. Third
The figure shows a method of making it possible to transfer all programs and data even if the capacity of the data buffer area 3a in the common memory 3 is smaller than the total amount of programs and data to be loaded, in the method shown in FIGS. 1 and 2. FIG. 2 is an explanatory block diagram of FIG.

同図において3cは共通メモリ3内に設けられた空きバ
ッファ・テスト・アンド・セット・メモリ領域で、例え
ばこれに“0”が書き込まれているときはプロセッサl
aがデータバッファ領域3aをアクセスできる状態を示
し、“1”が書き込まれているときはそれができない状
態を示す。
In the figure, 3c is an empty buffer test and set memory area provided in the common memory 3. For example, when "0" is written in this area, the processor l
A indicates a state in which the data buffer area 3a can be accessed, and when "1" is written, it indicates a state in which access is not possible.

又、3dはデータ・ストア・テスト・アンド・セット・
メモリ領域で、例えばこれに“0”が書き込まれている
ときはプロセッサlbによりデータバッファ領域3aに
格納されたプログラム、データをローカルメモリ2bに
転送できる状態にあることを示し、“1”が書き込まれ
ているときはそれができない状態であることを示す。両
テスト・アンド・セット・メモリはこの図のように共通
メモリの一部領域を使用することもできるし、又別個に
レジスタとして構成してもよいことは明らかである。尚
、テスト・アンド・セット・メモリ機構は公知の技術で
あるので、ここでは説明を省略する。次に第4図に示す
フローチャ−トを参照して、この方式のローディング方
法について説明する。
Also, 3d is data store test and set.
In the memory area, for example, when "0" is written to this, it indicates that the program and data stored in the data buffer area 3a can be transferred to the local memory 2b by the processor lb, and when "1" is written there. When it is displayed, it indicates that it is not possible. It is clear that both test and set memories can use a part of a common memory as shown in this figure, or they can be configured as separate registers. Note that the test-and-set memory mechanism is a well-known technology, so its explanation will be omitted here. Next, this loading method will be explained with reference to the flowchart shown in FIG.

同図aはプロセッサla側、bはプロセッサlb側のプ
ログラムである。{1) 入力プロセッサlaは空きバ
ッファ・テスト・アンド・セット・メモリ3cを読む。
In the figure, a shows a program on the processor la side, and b shows a program on the processor lb side. {1) Input processor la reads free buffer test and set memory 3c.

■ メモリ3cの内容が“1”の場合、上記テスト・ア
ンド・セット・メモリ3cの読み出しを“0”が読み出
されるまで繰返し実行する。
(2) If the content of the memory 3c is "1", the above-mentioned test and set memory 3c is read out repeatedly until "0" is read out.

‘3} “0”を読み出した場合、入力装置5からデー
タ・バッファ3aに収容できるだけの量のプログラム、
データを、データ・バッファ3aに転送する。{4〕プ
ログラム、データをデータ・バッファ3aに格納完了し
た後、データ・ストア・テスト・アンド・セット・メモ
リ3dに“0”を書き込み、プロセッサーbによるデー
タ・バッファ3aの使用を可能にする。
'3} If "0" is read, the amount of program that can be stored in the data buffer 3a from the input device 5,
Transfer the data to data buffer 3a. {4] After the program and data are completely stored in the data buffer 3a, "0" is written in the data store test and set memory 3d to enable the processor b to use the data buffer 3a.

■ もし、プログラム、データがすべて転送されていな
ければ、‘11以下の過程を繰り返し、残ったプログラ
ム・データの転送を行なう。
■ If all the programs and data have not been transferred, repeat the steps from '11 onwards to transfer the remaining programs and data.

プログラム、データの転送が完了すれば、プロセッサー
aによる処理は終了する。一方、他方のプロセッサlb
は、次の処理を、プロセッサlaによるm〜【51の処
理を同時に実行する。
When the transfer of the program and data is completed, the processing by processor a ends. On the other hand, the other processor lb
The following process is executed by the processor la at the same time as processes m to [51.

‘6}‘1}と同様、データ・ストア・テスト・アンド
・セット・メモリ3dを読み‘7} “1”を読み出し
た場合、テスト・アンド・セット・メモリの読み出しを
“0”が読み出されるまで繰返し実行する。
'6} Same as '1}, when reading the data store test and set memory 3d, '7} If "1" is read, "0" is read when reading the test and set memory. Execute repeatedly until

■ “0”を読み出した場合、データ・バッファ3a内
のプログラム、データをローカル・メモIJ・2bに転
送する。
■ If "0" is read, the program and data in the data buffer 3a are transferred to the local memory IJ 2b.

【9’ローカル・メモリ2bに、プログラム、データを
転送した後、空きバッファ・テスト・アンド・セット・
メモリ3cに“0”を書き込み、プロセッサーaによる
データ・バツフア3aへのデータ転送可能にする。
[9' After transferring the program and data to the local memory 2b, test and set the free buffer.
"0" is written in the memory 3c to enable the processor a to transfer data to the data buffer 3a.

00 全プログラム、データが転送されなければ、再び
‘6)以下の過程を繰り返し、残ったプログラム、デー
タのローカル・メモリ2bへの転送を行なう。
00 If all the programs and data are not transferred, repeat the following process '6) again to transfer the remaining programs and data to the local memory 2b.

転送が完了すれば、プログラム2bによる処理は終了す
る。このように、2つのテスト・アンド・セット・メモ
リを用いて、プログラム入力装置を有しないプロセッサ
のローカルメモリへのプログラムやデータの転送を転送
すべきプログラム、データより小さなバッファを用いて
行なうことが出来る。
Once the transfer is completed, the processing by the program 2b ends. In this way, by using two test-and-set memories, it is possible to transfer programs and data to the local memory of a processor that does not have a program input device using a buffer smaller than the program and data to be transferred. I can do it.

以上の実施例は、いずれもプログラム入力装置を有しな
いプロセッサが1台の場合の構成例で説明したが、複数
台の場合でも同様に適用できる。以上説明したごとく、
本発明によれば、共有メモリと、各プロセッサに固有の
ローカル・メモリを持つ多重処理系において、一合の入
力プロセッサから他のプロセッサから他のプロセッサの
ローカルメモリへ、プログラムをロードすることを可能
にすることにより、プログラム・ローディングのための
プログラム入力装置を共通に使用することができ、この
ためコスト低減や操作の容易化等の効果が期待できる。
Although the above embodiments have all been described using configuration examples in which there is one processor without a program input device, they can be similarly applied to a case in which there is a plurality of processors. As explained above,
According to the present invention, in a multiprocessing system having a shared memory and a local memory specific to each processor, it is possible to load a program from one input processor to another processor's local memory. By doing so, a program input device for program loading can be used in common, and therefore effects such as cost reduction and ease of operation can be expected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図はそれぞれ本発明方法の各実施
例を説明するための多重処理系のブロック図、第4図は
第3図の方式の動作を説明するためのフローチャートで
ある。 秦ノ図 弟Z図 慕う図 鷺4図
1, 2, and 3 are block diagrams of a multiprocessing system for explaining each embodiment of the method of the present invention, and FIG. 4 is a flowchart for explaining the operation of the method shown in FIG. be. Hata-no-zu, younger brother Z, admiring heron, 4

Claims (1)

【特許請求の範囲】[Claims] 1 複数のプロセツサと、それぞれのプロセツサに専用
に設けられたローカルメモリと、複数のメモリが共にア
クセスできる共通のメモリを有する多重処理系で、プロ
グラム入力装置を有する少くも1台のプロセツサAから
該入力装置を有しない他のプロセツサBのローカルメモ
リにプログラム・データをローデイングする方法におい
て、上記プロセツサAの入力装置からローデイングすべ
きプログラム・データを上記共通メモリに格納する第1
のステツプと、上記プロセツサBにより、上記格納され
たプログラム・データを共通メモリからプロセツサBの
ローカルメモリに転送する第2ステツプとを備えたこと
を特徴とする多重処理系のプログラム・ローデイング方
法。
1 A multiprocessing system having multiple processors, a local memory provided exclusively for each processor, and a common memory that can be accessed by the multiple memories, where at least one processor A has a program input device. In the method for loading program data into the local memory of another processor B that does not have an input device, a first step of storing program data to be loaded from the input device of the processor A in the common memory;
1. A method for loading a program in a multiprocessing system, comprising: a second step in which the processor B transfers the stored program data from a common memory to a local memory of the processor B.
JP11334177A 1977-09-22 1977-09-22 Multiprocessing system program loading method Expired JPS6022779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11334177A JPS6022779B2 (en) 1977-09-22 1977-09-22 Multiprocessing system program loading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11334177A JPS6022779B2 (en) 1977-09-22 1977-09-22 Multiprocessing system program loading method

Publications (2)

Publication Number Publication Date
JPS5447546A JPS5447546A (en) 1979-04-14
JPS6022779B2 true JPS6022779B2 (en) 1985-06-04

Family

ID=14609779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11334177A Expired JPS6022779B2 (en) 1977-09-22 1977-09-22 Multiprocessing system program loading method

Country Status (1)

Country Link
JP (1) JPS6022779B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133565A (en) * 1984-07-25 1986-02-17 Fuji Electric Co Ltd Program loading system
JPS62179045A (en) * 1986-01-31 1987-08-06 Hitachi Koki Co Ltd Control device
JPS6349872A (en) * 1986-08-18 1988-03-02 Nec Corp Loading system for firmware
JPS63153664A (en) * 1986-08-29 1988-06-27 Nippon Telegr & Teleph Corp <Ntt> Program transfer system in decenralized function type multi-processor system
JP2753706B2 (en) * 1987-12-09 1998-05-20 富士通株式会社 IPL method in computer
JPH01223552A (en) * 1988-03-02 1989-09-06 Fanuc Ltd Method for loading system program

Also Published As

Publication number Publication date
JPS5447546A (en) 1979-04-14

Similar Documents

Publication Publication Date Title
US4943911A (en) System for loading initial program loader routine into secondary computer without bootstrap ROM
JP3797570B2 (en) Apparatus and method using semaphore buffer for semaphore instructions
JPH01263737A (en) Emulation device
JPS6022779B2 (en) Multiprocessing system program loading method
JPS5848289A (en) Buffer memory controlling system
JPS6136845A (en) single chip microcomputer
JPS6316779B2 (en)
JPS61256478A (en) parallel processing computer
JPS593636A (en) Processing system for execution of dynamically coupled module
JPH03194641A (en) Application program sharing system
JPH04175924A (en) Multiple OS execution method
EP0362403A1 (en) Method of saving a system program
JPS6086654A (en) System for remote loading of system from another cpu
JPH03182949A (en) Diagnostic system for main storage device in computer system
JPS6231386B2 (en)
JPS6235146B2 (en)
JPH0679306B2 (en) Multiprocessor control method
JPS62226368A (en) Program load system to auxiliary processor
JPS63157255A (en) Information processor
JPH02219153A (en) Memory, cpu, processor element, and processor unit
JPH02259828A (en) File mergence processing system
JPH11345221A (en) Multiprocessor system
JPH0512028A (en) Initial program load (IPL) method
JPH07129519A (en) Dual CPU system
JPH0470929A (en) Program file reading system