Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6025895B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JPS6025895B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6025895B2
JPS6025895B2 JP11635175A JP11635175A JPS6025895B2 JP S6025895 B2 JPS6025895 B2 JP S6025895B2 JP 11635175 A JP11635175 A JP 11635175A JP 11635175 A JP11635175 A JP 11635175A JP S6025895 B2 JPS6025895 B2 JP S6025895B2
Authority
JP
Japan
Prior art keywords
layer
wiring
vapor phase
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11635175A
Other languages
English (en)
Other versions
JPS5240969A (en
Inventor
巌 東中川
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP11635175A priority Critical patent/JPS6025895B2/ja
Publication of JPS5240969A publication Critical patent/JPS5240969A/ja
Publication of JPS6025895B2 publication Critical patent/JPS6025895B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関するものである。
従来、例えばプレーナー型の半導体装置において、絶縁
層におおわれすでに必要な拡散等をほどこし、素子の形
成された基板に関孔を設けて全面にアルミ蒸着をし、写
真加工法(PEP)、アルミエッチング等の工程を施し
て半導体装置を製造することが一般的方法として知られ
ている。アルミニウム(A〆)は種々の欠点を持ちなが
ら、しかし加工性、及び半導体基板例えばSiと接続の
とり易さの点から広く用いられている。最近集積回路の
高密度化及び高速化に伴って半導体素子において浅い拡
散が用いられるようになってきた。
この場合AそとSi層(拡散層)の所でAZ中にSiが
侵入していく現象が起り、浅い接合の破壊が起り易い。
これに関しては、Aその下にSiと反応しにくいレフラ
クトリ メタル(refractoひmetal)を介
在させて、二層構造にすることが試みられている。
しかしながら配線中は、集積化に伴なし、極細が要求さ
れ二層構造では上下層を同一中にエッチングすることは
非常に困難である。又、たとえばMoなどはA〆をエッ
チングする液でオーバーに腐食されてしまうため下方が
オーバーエッチになってAZ配線のはがれなどが生じ易
い欠点がある。
又、二層にする場合でも、素子への電極接続部の関口に
おいて、配線の段切れ等が生じる欠点もある。
本発明は、上記事情に鑑みてなされたもので、第1の目
的は浅い拡散層等を有する半導体素子に対する有効な配
線が行なえる半導体装置の製造方法を提供することであ
る。
又、第2の目的は、関孔部での段切れ等の発生し‘こく
い半導体装置を形成する方法を提供することである。
又、第3の目的は多層配線を容易化する製造法を提供す
ることである。これらの目的は、コンタクト用関孔部を
有する絶縁層が被覆された基板上へ、第1の金属層を選
択的に形成し、しかる後配線層である第2の金属層を全
体上に形成することにより実現することができる。
以下、本発明を一実施例により図面を用いて説明する。
図において、A〜Dは各製造工程に対応し、アルファベ
ット順に示した。まず、半導体素子が形成された基板1
上に、フィールド絶縁膜2が設けられたものをA工程で
製造する。ここでは、半導体素子として、例えばSiゲ
ート電界効果トランジスタ(以下FET)を例にして説
明する。このSiゲートFETは、ソース3、ドレイン
4、ゲート電極5、ゲート絶縁膜6とからなり、ソース
3、ドレイン4間にチャンネルが形成される。又、ゲー
ト電極5は、被覆膜7により保護されている。この工程
で素子へのコンタクト部は基板表面が露出されている。
次にB工程で、このコンタクト部上に、選択的に第1の
金属層8を形成する。例えば、ソースとしてMoF6を
用い、日2/N220.05の比で徴量の水素を混合し
た窒素ガス中で、基板温度400〜500℃でMoの気
相成長(CVD)を行う。この時、時間は3〜15分と
した。この結果500〜3000オングストロームのM
oが基板上に成長する。前記フィールド絶縁膜2や被覆
膜7上にはMoはほとんど成長しない。特に、上記温度
範囲で4/N2(体積比)*0.05〜0.1とした場
合、Moは絶縁膜上に全く成長しないで且つモリブデン
金属層の半導体基板への密着性のすぐれたものが得られ
た。またMoF6と水素に加え、更に多量の窒素ガスを
導入することにより、選択成長するモリブデン金属層が
多孔費化するのを防止することができ、金属層の均一性
を高めることができる。ここで必要に応じ、例えば30
分間析出を行い1#程度までMoを成長させることがで
きる。絶縁膜と基板表面との段差をほとんど無くすこと
も勿論可能である。このようにすれば、次に説明する第
2の金属層とは平坦部で接続されるためコンタクト不良
という現象が生じなくなる。しかも、絶縁膜上には第1
の金属層は附着されないで、セルフアラインでコンタク
ト部分にのみMoをつける事が出来る。従って特にマス
ク変更等を行わず、選択成長が行える。次にC工程によ
り、全体上へ第2の金属層例えばアルミニウム層9を形
成する。
このアルミニウム層9は通常の蒸着技術により被着形成
する。このようにすると、絶縁膜上にはアルミニウム層
が直接被着され、コンタクト(接続)部には、Moを介
在してアルミニウム層が彼着される。この後D工程によ
り所定パターンに従ってアルミニウム層9を配線形状に
加工する。これにより、ソースへの配線10、ドレィン
への配線11を完成する。こうして出来上ったデバイス
では、アルミニウムのみで配線を行なった場合に比して
、電気特性が非常に安定していた。
上記実施例では、MoF6をソースとした場合を説明し
たがWF6についても同様の結果が得られた。
その他Ti,Cr,Ta等のハロゲン化物を用いても同
じであった。これらモリブデン、タングステン、チタン
、クロム、タンタルの弗化物の気相成長条件と、その選
択性及び膜厚の関係を示す実験結果は次の通りである。
満、比較のため、水素を用いない場合の実験結果も併記
する。
モリブデンの気相成長 MoF6の沸点:零度、MoF6を入れたェバポレ−夕
温度:常温、ェバポレータに供給されるキャリアガス(
N2)量:10の【/分、MoF6を含むキャリアガス
に加えられるガス:窒素及び水素、成長時間:2の片。
タングステンの気相成長WF6の沸点:1蟹○、WF6
を入れたェバポレータ温度:常温、ェバポレ−外こ供給
されるキャリアガス(N2)量:5の【/分、WF6を
含むキャリアガスに加えられるガス:窒素及び水素、成
長時間:20分。
チタンの気相成長 TiF4の沸点284oo、TiF4を入れたェバポレ
ータ温度:18ぴ○、ェバポレータに供給されるキャリ
アガス(N2)量:80の‘/分、TiF4を含むキャ
リアガスに加えられるガス:窒素及び水素、成長時間:
2〇分。
タンタルの気相成長 TaF5の沸点:松9.5℃、TaF5を入れたェバポ
レータ温度:i80℃、ェバポレータに供給されるキャ
リアガス(N2)量:50の‘/分、TaF5を含むキ
ャリアガスに加えられるガス:窒素及び水素、成長時間
:2世分。
クロムの気相成長 CrF4を入れたェバポレータ温度:14ぴ0、ェバポ
レータに供聯合されるキャリアガス(N2)量:50財
/分、C【F4を含むキャリアガスに加えられるガス:
窒素及び水素、成長時間:206。
本発明によればセルフアラィン的に必要部分にのみ、M
o,Wなどを析出することが出来、従来工程を殆んど変
えることなく特に、浅い拡散層に対してつき抜け等を起
こさずA〆配線が有効に行える。
因みに従釆のPEPによってはマスク合せ精度又はエッ
チング技術の限界のため同様の効果得ることは困難であ
った。Moの場合厚さは数オングストローム〜1000
オングストローム以上が特に良好であった。本発明のも
う一つの特徴はAその陽極酸化法と併用出来ることであ
る。
A〆陽極酸化は、多層線の一手段であるがMoとAその
二層構造のは、下のMoの陽極酸化をすることがむずか
しい。従って本発明はAク陽極酸化技術を併用すること
を考慮した時に非常なメリットを発揮する。
又、A〆配線の場合の実施例を上げたが必ずしもA夕に
限ることはない。即ち、つき抜け等の象の起こる金属と
Siとの反応をおさえる目的に発明を適用することが出
来る。又、ある程度SiQ上にも附着することを認る場
合は基板温度は400〜500qCに限らずもっと上げ
てもよく、又、日2/N5比ももっと高くてもかまわな
い。
これにより成長速度を上げることができる。水素を用い
ない場合、金属の成長濃厚が300〜500A程度が限
度であるが、本発明のように金属ハロゲン化物に水素を
添加することにより金属の成長膜厚は、例えば1000
A以上が可能となる。又、前記窒素ガスの代りにAr,
Heなどの不活性ガスを用いても可能であることは勿論
である。
図面の樋竿な説明 図は、本発明の一実施例を説明するための工程断面図で
ある。
図において、1…・・・基板、2・・…・フィールド絶
縁膜、8・・・・・・第1の金属層、9・・・・・・第
2の金属層。
仏) (6) くC) (〇)

Claims (1)

  1. 【特許請求の範囲】 1 半導体素子の形成された基板上に前記半導体素子へ
    の配線接続用の開口が設けられる絶縁層を形成する工程
    と、モリブデン、タングステン、チタン、クロムもしく
    はタンタルの金属ハロゲン化物及び水素を含むガスを導
    入すると共に前記開口で囲まれた半導体基板表面上に金
    属層が気相成長するように加熱温度を設定する選択的気
    相成長工程と、前記金属層上から前記絶縁層上に延びる
    配線層を形成する工程とからなる半導体装置の製造方法
    。 2 半導体素子の形成された基板上に前記半導体素子の
    配線接続用の開口が設けられる絶縁層を形成する工程と
    、モリブデン、タングステン、チタン、クロムもしくは
    タンタルの金属ハロゲン化物及び水素と不活性元素を含
    むガスを導入すると共に前記開口で囲まれた半導体基板
    表面上に金属層が気相成長するように加熱温度を設定す
    る選択的気相成長工程と、前記金属層上から前記絶縁層
    上に延びる配線層を形成する工程とからなる半導体装置
    の製造方法。
JP11635175A 1975-09-29 1975-09-29 半導体装置の製造方法 Expired JPS6025895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11635175A JPS6025895B2 (ja) 1975-09-29 1975-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11635175A JPS6025895B2 (ja) 1975-09-29 1975-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5240969A JPS5240969A (en) 1977-03-30
JPS6025895B2 true JPS6025895B2 (ja) 1985-06-20

Family

ID=14684793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11635175A Expired JPS6025895B2 (ja) 1975-09-29 1975-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6025895B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818965A (ja) * 1981-07-28 1983-02-03 Toshiba Corp 半導体装置の製造方法
JPS5828856A (ja) * 1981-08-13 1983-02-19 Nec Corp 半導体装置の製造方法
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
JPS5972132A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 金属及び金属シリサイド膜の形成方法
JPS5998535A (ja) * 1982-11-29 1984-06-06 Hitachi Ltd 半導体集積回路の製造方法
JPS59167016A (ja) * 1983-03-14 1984-09-20 Toshiba Corp 薄膜の形成方法
JPS59202669A (ja) * 1983-05-02 1984-11-16 Hitachi Ltd 半導体装置とその製造方法
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60130825A (ja) * 1983-12-19 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPS60157237A (ja) * 1984-01-26 1985-08-17 Fujitsu Ltd 半導体装置の製造方法
JPS60186038A (ja) * 1984-03-05 1985-09-21 Fujitsu Ltd 半導体装置
JPS60216579A (ja) * 1984-04-12 1985-10-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS60235439A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 多層配線形成方法

Also Published As

Publication number Publication date
JPS5240969A (en) 1977-03-30

Similar Documents

Publication Publication Date Title
US5464500A (en) Method for taper etching metal
JPS6025895B2 (ja) 半導体装置の製造方法
US4670967A (en) Forming multilayer interconnections for a semiconductor device by vapor phase growth process
KR100281887B1 (ko) 반도체장치의 제조방법
US5430258A (en) Copper interconnection structure and method of preparing same
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
KR910000928B1 (ko) 반도체장치의 제조방법
JPS62206852A (ja) 半導体装置の製造方法
JPH04100221A (ja) 半導体装置の製造方法
JPH07114203B2 (ja) 半導体装置の製造方法
KR930000309B1 (ko) 반도체 장치의 제조방법
JPH0467655A (ja) 半導体装置およびその製造方法
JP3204473B2 (ja) クロム膜製電極の形成方法
JPH02271632A (ja) 半導体装置
KR0150989B1 (ko) 반도체소자 배선 형성방법
JPS62291146A (ja) 半導体装置の製造方法
JPS6384154A (ja) 半導体装置の製造方法
JPH06275622A (ja) 配線構造体の製造方法
KR940005446B1 (ko) 반도체 장치의 금속전극 형성방법
JPH05129227A (ja) 半導体装置の製造方法
JPH05129223A (ja) 半導体装置の製造方法
JPS58158930A (ja) 高融点金属酸化物の形成方法
JPH0336734A (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPH06244181A (ja) 半導体装置およびその製造方法