JPS6025928B2 - 多相発振器 - Google Patents
多相発振器Info
- Publication number
- JPS6025928B2 JPS6025928B2 JP54008045A JP804579A JPS6025928B2 JP S6025928 B2 JPS6025928 B2 JP S6025928B2 JP 54008045 A JP54008045 A JP 54008045A JP 804579 A JP804579 A JP 804579A JP S6025928 B2 JPS6025928 B2 JP S6025928B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- wave generator
- phase
- generates
- triangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は周波数が変化した時でも基本となる三角波に対
する各相三角波の移相関係が一定となる多相発振器に関
するものである。
する各相三角波の移相関係が一定となる多相発振器に関
するものである。
従来、多相発振器はＣＲ時定数により各相間の位相差を
設定するものが多く用いられる。
設定するものが多く用いられる。
すなわち、第１図ａに示すように、まず、三角波発振器
１より基本波を取り出し、次にＣＲ時定数を用いた移相
器２，３により順次移相し、基本波に対し１２０ｏ移相
波，２４０ｏ移相波が出力される。移相器２，３の１例
は同図ｂに示すように、演算増幅器４の（十）入力端子
にｃ，ｒ，を、（一）入力端子にもを、帰還抵抗ｒ３を
それぞれ接続したものが用いられる。しかし、この構成
では周波数が変化すると、その都度Ｃ，Ｒの定数を調整
しないと各相間の位相差を一定にできないという欠点が
あった。本発明の目的は周波数が変化した時でも基本波
に対する各相の移相関係が一定となる多相発振器を提供
することである。
１より基本波を取り出し、次にＣＲ時定数を用いた移相
器２，３により順次移相し、基本波に対し１２０ｏ移相
波，２４０ｏ移相波が出力される。移相器２，３の１例
は同図ｂに示すように、演算増幅器４の（十）入力端子
にｃ，ｒ，を、（一）入力端子にもを、帰還抵抗ｒ３を
それぞれ接続したものが用いられる。しかし、この構成
では周波数が変化すると、その都度Ｃ，Ｒの定数を調整
しないと各相間の位相差を一定にできないという欠点が
あった。本発明の目的は周波数が変化した時でも基本波
に対する各相の移相関係が一定となる多相発振器を提供
することである。
前記目的を達成するため、本発明の多相発振器は基準と
なる三角波を発生す第１の三角波発生器と、これと同周
期の三角波を発生しそれぞれ一定量の移相を行なう第２
以下の三角波発生器より成る多相発振器において、第１
の三角波発生器の出力電圧より第２以下の三角波発生器
の移相波形の両側折り返し点に対応する時点を検出しト
リガ信号を発生する回路と、該トリガ信号に第２以下の
三角波発生器で発生する三角波の両側折り返し点を同期
させる手段を具えたことを特徴とするものである。
なる三角波を発生す第１の三角波発生器と、これと同周
期の三角波を発生しそれぞれ一定量の移相を行なう第２
以下の三角波発生器より成る多相発振器において、第１
の三角波発生器の出力電圧より第２以下の三角波発生器
の移相波形の両側折り返し点に対応する時点を検出しト
リガ信号を発生する回路と、該トリガ信号に第２以下の
三角波発生器で発生する三角波の両側折り返し点を同期
させる手段を具えたことを特徴とするものである。
以下本発明を実施例につき詳述する。
第２図ａ〜ｃは本発明の原理説明図である。
すなわち、３相の三角波の場合、波形の最大振幅をＶｐ
ｐとすると、同図ａの三角波が下りで１／３Ｖｐｐのと
き同図ｂの三角波が上りから下りへの折り返し点になり
、同図ａの三角波が上りで２／３Ｖｐｐのとき同図ｂの
三角波は下りから上りへの折り返し点になっている。ま
た、同図ａの三角波が下りで２′３Ｖｐｐのとき同図ｃ
の三角波は下りから上りへの折り返し点であり、同図ａ
の三角波が上りで１／３Ｖｐｐのとき、同図ｃの三角波
は上りから下りへの折り返し点となっている。そこで、
本発明では同図ａの三角波を基準にしてその出力電圧が
１／３Ｖｐｐ，２／３Ｖｐｐのときトリガパルスを発生
し、それによって同図ｂ，ｃの三角波の両側の折り返し
点を決めるようにしたものである。
ｐとすると、同図ａの三角波が下りで１／３Ｖｐｐのと
き同図ｂの三角波が上りから下りへの折り返し点になり
、同図ａの三角波が上りで２／３Ｖｐｐのとき同図ｂの
三角波は下りから上りへの折り返し点になっている。ま
た、同図ａの三角波が下りで２′３Ｖｐｐのとき同図ｃ
の三角波は下りから上りへの折り返し点であり、同図ａ
の三角波が上りで１／３Ｖｐｐのとき、同図ｃの三角波
は上りから下りへの折り返し点となっている。そこで、
本発明では同図ａの三角波を基準にしてその出力電圧が
１／３Ｖｐｐ，２／３Ｖｐｐのときトリガパルスを発生
し、それによって同図ｂ，ｃの三角波の両側の折り返し
点を決めるようにしたものである。
本発明は３相に限定されたものでなく多相発振器にも適
用される。第３図は上述の原理に従う本発明の実施例の
構成を示す説明図であり、第４図■〜■はその動作波形
図である。以下第３図に従い第４図■〜■を引用しつつ
説明する。第３図において、基本となる三角波発生器１
１は亀圧切換ゲート１１一１，積分器１１一２，ウイン
ドコンパレータ１１一３をループに接続して積分器１１
一２の出力から第４図■のの三角波を出力１として取り
出すとともに、電圧コンパレ−夕１５に入れ、基準三角
波の出力電圧１／３Ｖｐｐ，２／３Ｖｐｐの時点を検出
し、トリガ波形合成回路１６により第４図■，■のトリ
ガパルスを発生する。これは三角波発生器１１の三角波
を基準とした時第２相，第３相の両側の折り返し点に相
当する。第２相と第３相とではその上側，下側の折り返
し点は出力電圧と検出点における煩斜で区別できるから
、第２相の両側の折り返し点で第４図■、第３相の両側
の折り返し点で第４図■のように各対応の組合せのトリ
ガパルスを発生させ、該当する三角波発生器１２または
１３に送る。三角波発生器１２，１３ではそれぞれ電圧
切換ゲート１２一１，１３−１と積分器１２−２，１３
一２を有するほか、ウインドコンパレータの代りにフリ
ツプフロツプ１２一４，１３一４を設け、前記第４図■
，■のようなトリガパルスを受け、正のパルスを受けた
時は出力を正，負のパルスを受けた時は出力を負とする
。この出力で亀圧切換ゲ−ト１２−１，１３−１をオン
オフ制御する。このようにして積分器１２−２，１３一
２の出力がそれぞれ第４図■，■に示すようなトリガパ
ルス■，■に合致した三角波の出力２，３として取出さ
れる。第５図は第３図の実施例の具体回路例である。
用される。第３図は上述の原理に従う本発明の実施例の
構成を示す説明図であり、第４図■〜■はその動作波形
図である。以下第３図に従い第４図■〜■を引用しつつ
説明する。第３図において、基本となる三角波発生器１
１は亀圧切換ゲート１１一１，積分器１１一２，ウイン
ドコンパレータ１１一３をループに接続して積分器１１
一２の出力から第４図■のの三角波を出力１として取り
出すとともに、電圧コンパレ−夕１５に入れ、基準三角
波の出力電圧１／３Ｖｐｐ，２／３Ｖｐｐの時点を検出
し、トリガ波形合成回路１６により第４図■，■のトリ
ガパルスを発生する。これは三角波発生器１１の三角波
を基準とした時第２相，第３相の両側の折り返し点に相
当する。第２相と第３相とではその上側，下側の折り返
し点は出力電圧と検出点における煩斜で区別できるから
、第２相の両側の折り返し点で第４図■、第３相の両側
の折り返し点で第４図■のように各対応の組合せのトリ
ガパルスを発生させ、該当する三角波発生器１２または
１３に送る。三角波発生器１２，１３ではそれぞれ電圧
切換ゲート１２一１，１３−１と積分器１２−２，１３
一２を有するほか、ウインドコンパレータの代りにフリ
ツプフロツプ１２一４，１３一４を設け、前記第４図■
，■のようなトリガパルスを受け、正のパルスを受けた
時は出力を正，負のパルスを受けた時は出力を負とする
。この出力で亀圧切換ゲ−ト１２−１，１３−１をオン
オフ制御する。このようにして積分器１２−２，１３一
２の出力がそれぞれ第４図■，■に示すようなトリガパ
ルス■，■に合致した三角波の出力２，３として取出さ
れる。第５図は第３図の実施例の具体回路例である。
同図において、演算増幅器（ＯＰ）２０の駆動制御電圧
を並列接続した三角波発生器１１，１２，１３に供Ｖ給
する。基本となる三角波発生器１ １は前述のように、
鰭圧切換ゲート１ １−１と積分器１１−２とウインド
コンパレータ１１−３をループに接続して積分器１１一
２の出力より三角波を取り出す。すなわち、積分器１１
一２はＯＰ２０の出力を入力抵抗を介して容量帰還させ
た演算増幅器（ＯＰ）２２の（−）入力端子に入れる。
ＯＰ２２より出力１として外部に取り出すとともに、ウ
インドコンパレータ１１−３を構成する演算増幅器（Ｏ
Ｐ）２３の（一）入力端子に加える。その（十）入力端
子には電源＋Ｖのより抵抗Ｒ，，Ｒ２で分圧されたバイ
アスが印加され、さらに出力側から抵抗戊３を介して帰
還が行なわれる。このＯＰ２３の出力が露圧切挨ゲート
１１−１を構成するスイッチングトランジスタ２１のベ
ースに与えられ、そのコレクターェミツタ回路はＯＰ２
２の（一）入力端子側にに接続され、接地に対しオンオ
フ制御される。この構成における三角波の発生の詳細は
本出願人による別提案に記載されているので省略する。
次に、積分器１１−２のＯＰ２２の出力をコンパレータ
２４，２５の各（一）入力端子に入れ、（十）入力端子
にはそれぞれ２／３Ｖｐｐ，１／３Ｖｐｐの分圧設定電
圧が印加される。
を並列接続した三角波発生器１１，１２，１３に供Ｖ給
する。基本となる三角波発生器１ １は前述のように、
鰭圧切換ゲート１ １−１と積分器１１−２とウインド
コンパレータ１１−３をループに接続して積分器１１一
２の出力より三角波を取り出す。すなわち、積分器１１
一２はＯＰ２０の出力を入力抵抗を介して容量帰還させ
た演算増幅器（ＯＰ）２２の（−）入力端子に入れる。
ＯＰ２２より出力１として外部に取り出すとともに、ウ
インドコンパレータ１１−３を構成する演算増幅器（Ｏ
Ｐ）２３の（一）入力端子に加える。その（十）入力端
子には電源＋Ｖのより抵抗Ｒ，，Ｒ２で分圧されたバイ
アスが印加され、さらに出力側から抵抗戊３を介して帰
還が行なわれる。このＯＰ２３の出力が露圧切挨ゲート
１１−１を構成するスイッチングトランジスタ２１のベ
ースに与えられ、そのコレクターェミツタ回路はＯＰ２
２の（一）入力端子側にに接続され、接地に対しオンオ
フ制御される。この構成における三角波の発生の詳細は
本出願人による別提案に記載されているので省略する。
次に、積分器１１−２のＯＰ２２の出力をコンパレータ
２４，２５の各（一）入力端子に入れ、（十）入力端子
にはそれぞれ２／３Ｖｐｐ，１／３Ｖｐｐの分圧設定電
圧が印加される。
そして三角波発生器１１から発生する三角波が２′３Ｖ
ｐｐ，１／３Ｖｐｐとなる時世力を反転する。これらの
コンパレータ２４，２５の出力は微分回路を設けた演算
増幅器（ＯＰ）２６，２７を通してトリガパルスを発生
する。この場合、（十）入力端子◎点 ■点の波形を第
４図■，■に示す。この出力を整流回路２８を通し２分
岐し、一方は三角波発生器１２内のフリッブフロップ（
ＦＦ）１２−４に入力し、他方は反転増幅器２９を介し
て三角波発生器１３内のフリツプフロツプ（ＦＦ）１３
一４に入力する。これらのフリツプフロツプ１２−４，
１３−４の（十）入力端子の■点，■点の波形として第
４図■，■が得られる。これが前述のように出力２，３
の両側の折り返し点に対応している。そしてフリツプフ
ロツプ１２一４，１３一４の各出力により函圧切襖ゲー
ト１２‐１，１３一１をオンオフ制御する。以上説明し
たように、本発明によれば、第１の三角波発生器の出力
電圧より第２以下の三角波発生器の多相波形の両側折り
返し点に対応する時点を検出しトリガ信号を発生する回
路と、核トリガ信号に第２以下の三角波発生器で発生す
る三角波の両側折り返し点を同期させる手段を具えたも
のである。
ｐｐ，１／３Ｖｐｐとなる時世力を反転する。これらの
コンパレータ２４，２５の出力は微分回路を設けた演算
増幅器（ＯＰ）２６，２７を通してトリガパルスを発生
する。この場合、（十）入力端子◎点 ■点の波形を第
４図■，■に示す。この出力を整流回路２８を通し２分
岐し、一方は三角波発生器１２内のフリッブフロップ（
ＦＦ）１２−４に入力し、他方は反転増幅器２９を介し
て三角波発生器１３内のフリツプフロツプ（ＦＦ）１３
一４に入力する。これらのフリツプフロツプ１２−４，
１３−４の（十）入力端子の■点，■点の波形として第
４図■，■が得られる。これが前述のように出力２，３
の両側の折り返し点に対応している。そしてフリツプフ
ロツプ１２一４，１３一４の各出力により函圧切襖ゲー
ト１２‐１，１３一１をオンオフ制御する。以上説明し
たように、本発明によれば、第１の三角波発生器の出力
電圧より第２以下の三角波発生器の多相波形の両側折り
返し点に対応する時点を検出しトリガ信号を発生する回
路と、核トリガ信号に第２以下の三角波発生器で発生す
る三角波の両側折り返し点を同期させる手段を具えたも
のである。
これは実施例で示した３相に限らず多相にも適用され、
周波数が変化しても基体となる三角波に対して各相の移
相関係を常に一定に保持することができるものである。
周波数が変化しても基体となる三角波に対して各相の移
相関係を常に一定に保持することができるものである。
第１図ａ，ｂは従来例の説明図、第２図ａ〜ｃは本発明
の原理説明図、第３図は本発明の実施例の構成を示す説
明図、第４図■〜■は第３図の実施例の動作説明図、第
５図は第３図の実施例の具体回路例であり、図中、１１
，１２，１３は三角波発生器、１５は電圧コンパレータ
、１６はトリガ波形形成回路、１１−１は霞圧切換ゲー
ト、１１−２は積分器、１１一３はウインドコンパレー
タを示す。 第１図第２図 第３図 第４図 第５図
の原理説明図、第３図は本発明の実施例の構成を示す説
明図、第４図■〜■は第３図の実施例の動作説明図、第
５図は第３図の実施例の具体回路例であり、図中、１１
，１２，１３は三角波発生器、１５は電圧コンパレータ
、１６はトリガ波形形成回路、１１−１は霞圧切換ゲー
ト、１１−２は積分器、１１一３はウインドコンパレー
タを示す。 第１図第２図 第３図 第４図 第５図
Claims (1)
- １ 基準となる三角波を発生する第１の三角波発生器と
、これと同周期の三角波を発生しそれぞれ一定量の移相
を行なう第２以下の三角波発生器より成る多相発振器に
おいて、第１の三角波発生器の出力電圧より第２以下の
三角波発生器の移相波形の両側折り返し点に対応する時
点を検出しトリガ信号を発生する回路と、該トリガ信号
に第２以下の三角波発生器で発生する三角波の両側折り
返し点を同期させる手段を具えたことを特徴とする多相
発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54008045A JPS6025928B2 (ja) | 1979-01-26 | 1979-01-26 | 多相発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54008045A JPS6025928B2 (ja) | 1979-01-26 | 1979-01-26 | 多相発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100738A JPS55100738A (en) | 1980-07-31 |
| JPS6025928B2 true JPS6025928B2 (ja) | 1985-06-21 |
Family
ID=11682362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54008045A Expired JPS6025928B2 (ja) | 1979-01-26 | 1979-01-26 | 多相発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025928B2 (ja) |
-
1979
- 1979-01-26 JP JP54008045A patent/JPS6025928B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55100738A (en) | 1980-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929714A (en) | PLL timing generator | |
| JP3281058B2 (ja) | 電圧制御発振回路及び電圧制御発振方法 | |
| US4523267A (en) | Power converter control circuit | |
| US5436939A (en) | Multi-phase clock generator and multiplier | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| JPS59106874A (ja) | 負荷電流の瞬時値制御方式 | |
| JPS6025928B2 (ja) | 多相発振器 | |
| JPS6130814A (ja) | デジタル式位相検波器 | |
| JPS58209232A (ja) | 発振回路 | |
| Matsuzaka et al. | Analog CMOS circuit implementation of a pulse-coupled phase oscillator system and observation of synchronization phenomena | |
| US5063577A (en) | High-speed bit synchronizer | |
| JPS6025927B2 (ja) | 多相発振器 | |
| JPH0785104B2 (ja) | 超伝導量子干渉素子 | |
| JPS58127189A (ja) | 超音波による移動物体検知装置 | |
| JPH08265112A (ja) | デユーテイ比補正回路 | |
| US3717822A (en) | Phase shift oscillator | |
| JP3093287B2 (ja) | Ａ／ｄ変換器 | |
| JP2840395B2 (ja) | 位相同期信号発生器 | |
| SU1608625A1 (ru) | Способ регулировани частоты механических колебаний резонансного объекта с электродинамическим возбудителем | |
| JP3584757B2 (ja) | 波形整形装置 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| SU819975A1 (ru) | Устройство дл синхронизации фаздВуХ гЕНЕРАТОРОВ | |
| JPH057948B2 (ja) | ||
| JPS5643832A (en) | Phase synchronizing circuit | |
| KR970013769A (ko) | 전하펌프방식 위상고정루프의 활성상태에서의 동작개선회로 |