JPS602686B2 - Repeat control method - Google Patents
Repeat control methodInfo
- Publication number
- JPS602686B2 JPS602686B2 JP54052339A JP5233979A JPS602686B2 JP S602686 B2 JPS602686 B2 JP S602686B2 JP 54052339 A JP54052339 A JP 54052339A JP 5233979 A JP5233979 A JP 5233979A JP S602686 B2 JPS602686 B2 JP S602686B2
- Authority
- JP
- Japan
- Prior art keywords
- repeat
- key
- data
- signal
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
この発明はマトリクススキャン方式のキーボードにより
構成されるデータ入力装置を有してなる情報処理袋直に
用いられるリピート制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a repeat control method used directly in an information processing bag having a data input device constituted by a matrix scan type keyboard.
従来、情報処理装置において、データ入力部となるキー
ボードのリピート制御をハードウェアによりすべて処理
しようとすると、ハードウェア基が著しく増大し、従っ
て、高価かつ複雑な構成となってしまう。Conventionally, in an information processing apparatus, if all repeat control of a keyboard serving as a data input section is handled by hardware, the hardware base will increase significantly, resulting in an expensive and complicated configuration.
また、従来のこの種キーボードのリピート機能は1キャ
ラクタ単位のリピートのみしか行なえず、従って例えば
性能テスト時等においては多くの操作並びに時間を蟹さ
れなければならなかった。この発明は上記実情に鑑みな
されたもので、その目的とするところは、マトリクスス
キヤンタイプのキーボードを用い安価かつ簡単な構成に
てリピート制御を行なうことのできるリピート制御方式
を提供することにある。In addition, the conventional repeat function of this type of keyboard can only repeat one character at a time, and therefore requires many operations and a lot of time during performance tests, for example. The present invention has been made in view of the above circumstances, and its object is to provide a repeat control system that can perform repeat control using a matrix scan type keyboard with an inexpensive and simple configuration.
また、他の目的とするところは、複数のキー入力データ
に対するリピート機能を容易に実現することのできるリ
ピート制御方式を提供することにある。Another object of the present invention is to provide a repeat control method that can easily implement a repeat function for a plurality of key input data.
以下図面を参照してこの発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.
第1図はマトリクススキャンタイプのキーボード‘こお
ける制御系回路の要部構成要素を示している。図中、R
L〜RLは前記キーボードに設けられたデータキーの出
力信号すなわちスキャン後の信号、RPT,SHFT,
CTLは同じく前記キーボードに設けられた各レベルキ
ー(リピートキー、シフトキー、コントロールキー)の
キー入力操作に伴うレベル信号、KRD,KRDは処理
袋贋(CPU)より出力されるキー入力データの論取り
信号(以下単にリード信号と称す)とその反転信号、S
Co〜SC7は前記キーボードへ送られるスキャン信号
である。11は前記キーボードからの各信号を受け、キ
ー入力データを得るとともに、キーボードのスキャニン
グ制御を含むキー入力データ制御を行なうキーボードコ
ントローブ、12はこのキーボードコントローラ11か
らの信号に基づいて前記スキャン信号SCo〜SCつを
得るスキャンデコーダ、13は前記キ−ボ−ドより出力
されるスキャン後の各信号RLo〜RLを受けてデータ
キーの入力があったことを検出するオアゲートである。FIG. 1 shows the main components of the control system circuit of a matrix scan type keyboard. In the figure, R
L to RL are output signals of data keys provided on the keyboard, that is, signals after scanning, RPT, SHFT,
Similarly, CTL is a level signal associated with the key input operation of each level key (repeat key, shift key, control key) provided on the keyboard, and KRD, KRD is a discussion of key input data output from the processing unit (CPU). signal (hereinafter simply referred to as read signal) and its inverted signal, S
Co to SC7 are scan signals sent to the keyboard. A keyboard controller 11 receives each signal from the keyboard, obtains key input data, and performs key input data control including scanning control of the keyboard; 12 controls the scan signal SCo based on the signals from the keyboard controller 11; A scan decoder 13 receives scanned signals RLo to RL output from the keyboard and detects that a data key has been input.
1,4は前記レベル信号RPTを反転するィンバータ、
15はこのィンバータ14の反転信号RPTと前記オア
ゲート1 3より得られるデータキー検出信号とを受け
るアンドゲート、16はこのアンドゲート16の条件成
立信号によりセットされた後、前記リード信号KRDの
後縁すなわちKRDの離縁でリセット制御される。1 and 4 are inverters that invert the level signal RPT;
15 is an AND gate that receives the inverted signal RPT of the inverter 14 and the data key detection signal obtained from the OR gate 13; 16 is the trailing edge of the read signal KRD after being set by the condition fulfillment signal of the AND gate 16; In other words, reset control is performed upon separation of KRD.
リピートフラグとなるDタイプのフリツプフロツプ(以
下D一F/Fと称す)、17はこのD−F/F16のセ
ット出力(KRP)と前記リード信号KRDとを受け、
条件成立時にキー入力データをコモンバス上へ送り出す
ための信号を得るアンドゲートである。第2図はマトリ
クススキャンタィプのキーボードの構成例を示すもので
、図中、K。A D-type flip-flop (hereinafter referred to as D-F/F) 17 serving as a repeat flag receives the set output (KRP) of this DF/F 16 and the read signal KRD,
This is an AND gate that obtains a signal for sending key input data onto the common bus when a condition is met. FIG. 2 shows an example of the configuration of a matrix scan type keyboard.
・・・はマトリクス上のデータキーである。KR,Ks
,Kcはそれぞれレベルキーを示すもので、KRはリピ
ート(REPEAT)キー、KSはシフト(SHIFT
)キー、Xcはコントロール(CONTROL)キーで
ある。第3図は処理装置(CPU)のメモリバッファ領
域内に設けられたりピードバツフアの構成例を示す。... is a data key on the matrix. KR,Ks
, Kc indicate level keys, KR is a repeat (REPEAT) key, and KS is a shift (SHIFT) key.
) key and Xc are control keys. FIG. 3 shows an example of the configuration of a speed buffer provided in a memory buffer area of a processing unit (CPU).
第4図および第5図は割込みルーチンのリピートに関す
るフローチャートである。FIGS. 4 and 5 are flowcharts relating to repeating the interrupt routine.
ここで作用を説明する。The effect will be explained here.
キーボードコントローラ11は常時キーボードをスキャ
ン制御し、スキャンデコーダー2からは順次“0”レベ
ルのスキャン信号SCo,SC.・・・SC7,SCo
…が出力される。キーボードの或るデータキー(ここで
はK。■で示すキーとする)が操作されると、そのキー
K。■に対応するマトリクスライン閥がオン状態となり
、従ってこの例ではスキャン信号SC3が“0”になっ
た際、キーボードより出力される信号RL2が“0”と
なり、この信号“0”がキーボードコントローラ11に
送られる。キーボードコントローラ11はこのRL2=
“0”の信号を受けると、この信号RL2とこれに対応
するスキャン信号SC3とのデコード出力に、その際の
レベルキーKs,Kcのレベル信号(SIFT、CTL
)を付して例えば8ビットのキー入力データを作る。更
にキーボード割込要求を出し処理装置(CPU)に連絡
する。この際、例えばキーボードコントローラ11をN
キーロールオーバまたは2キーロツク等のモードで働か
せていた場合。キーアクション検出により割込み要求が
起こるのみであるので、リピ−ト処理はこのままではで
きない。そこで、データキーK。凶が操作されているこ
とを検出するために、オアゲート13より、繰返しスキ
ャンされてくる信号Rセのパルス状の信号を得る。この
信号とィンバータ14を経て反転されたりビートキーK
Rからのレベル信号RPTとをアンドゲート15に入力
し、この際の条件成立信号でD−F/F16をセットさ
せる。The keyboard controller 11 constantly scans the keyboard, and the scan decoder 2 sequentially sends scan signals SCo, SC. ...SC7, SCo
...is output. When a certain data key on the keyboard (here K. is the key indicated by ■) is operated, that key K is pressed. The matrix line group corresponding to (3) is turned on, so in this example, when the scan signal SC3 becomes "0", the signal RL2 output from the keyboard becomes "0", and this signal "0" is transmitted to the keyboard controller 11. sent to. The keyboard controller 11 uses this RL2=
When a signal of “0” is received, the level signals (SIFT, CTL
) to create, for example, 8-bit key input data. Furthermore, it issues a keyboard interrupt request and contacts the processing unit (CPU). At this time, for example, the keyboard controller 11 is
If the key rollover or two-key lock mode was used. Since an interrupt request is only generated upon detection of a key action, repeat processing cannot be performed as is. So, data key K. In order to detect that the signal is being operated, a pulse-like signal of the signal R is repeatedly scanned from the OR gate 13. This signal is inverted via the inverter 14 and the beat key K
The level signal RPT from R is input to the AND gate 15, and the DF/F 16 is set by the condition fulfillment signal at this time.
従ってD−F/F16は1つ以上のデータキーK。とり
ビートキーK。とが共に操作されている場合、繰返しセ
ットパルスが入力されてセット状態を持続する。このD
一F/F16は、そのセット出力KRPをアンドゲート
17に送って、リード信号KRDにより、キー入力デー
タをコモンバスに供給し処理装置(CPU)が読取るこ
とのできるようにするとともに、KRD信号をクロツク
入力とし、かつD入力を常時“0”としてリード信号雨
前の後縁すなわちKRDの前線によりリセットされるよ
うになっている。この際、リード信号KRDによるキー
入力データの鈴取後もデータキーK。とIJビートキー
KRとが続けて操作されていれば、D−F/F16は再
びセットするが、上記キーK。,KRの双方または何れ
か一方が操作されていなければアンドゲート15の条件
が成立しないためセットすることはなく、従ってリピー
トフラグは消えることになる。処理菱贋(CPU)は、
キーボードコントローラ11からのキーボード割込要求
を受けてキー入力データの処理を実行した後、リピート
フラグ(D−F/F16)を議取り、リピートフラグが
セットしていると、リピートバッファのデータを使って
キーボード入力の処理と同等な処理をすることによりリ
ピート動作を行なう(第5図参照)。以上のリピートフ
ラグの読取りにおいて、リピートフラグ(D−F/F1
6)のIJセットは自動的に行なわれるので、ファーム
ウェアの制御は簡単になる。Therefore, D-F/F16 is one or more data keys K. Tori Beat Key K. If both are operated, a repeated set pulse is input to maintain the set state. This D
The F/F 16 sends its set output KRP to the AND gate 17, and uses the read signal KRD to supply the key input data to the common bus so that it can be read by the processing unit (CPU), and also clocks the KRD signal. It is set as an input, and the D input is always set to "0" so that it is reset by the trailing edge before the read signal rain, that is, the front line of KRD. At this time, the data key K remains even after the key input data is read by the read signal KRD. If the IJ beat key KR and IJ beat key KR are operated continuously, the D-F/F16 will be set again, but the above key K will be set again. , KR are not operated, the condition of AND gate 15 will not be satisfied and will not be set, and therefore the repeat flag will disappear. The processing process (CPU) is
After receiving a keyboard interrupt request from the keyboard controller 11 and processing key input data, the repeat flag (D-F/F16) is discussed, and if the repeat flag is set, the data in the repeat buffer is used. The repeat operation is performed by performing processing equivalent to keyboard input processing (see FIG. 5). In reading the above repeat flag, repeat flag (D-F/F1
Since the IJ setting in 6) is performed automatically, firmware control becomes simple.
次に、リピートバッファを複数にした場合の作用を第3
図乃至第5図を参照して説明する。Next, we will discuss the effect of using multiple repeat buffers in the third section.
This will be explained with reference to FIGS. 5 to 5.
リピートバッファを複数にして、キーボード入力割込処
理内にてリピートフラグをチェックし、セットしていれ
ばデータを次々にリピートバッファに貯える。リピート
キーKRを操作しながらデータキーK。をオーバラツプ
して順々に操作した場合に、その際の各キー入力データ
を確実に貯え得るようにし、インターバルタイマルーチ
ンで、リピートフラグが続けてセットしている限り、そ
のリピートバッファ内の各データを順々にリピートサー
ビスすることにより、複数キーのリピートを行なうこと
ができる。この際の各リピートバッファのクリアは、イ
ンターバルタイマルーチンにおけるリピートフラグのリ
セット検出により全て行なうようにする。第3図ではリ
ピートバッファに3キヤラクタのデータが貯えられてい
る場合の例を示しており、インターバルタイマによるリ
ピート動作は、リピートデータ1→2→3→1→・・・
の如く繰返される。第4図および第5図に示す各フロー
チャートは上記したそれぞれの割込ルーチンのリピート
に関する制御を示している。この各フローチャートにお
いて、キー入力処理用バッファが複数用意されている場
合は、1回のタイマルーチンでリピートバッファに貯え
られているすべてのデータを対象としてキー入力処理用
バッファに入力し(但しキー入力処理バッファがバッフ
ァフル状態となった際は中断させるための処理を行なう
)、キー入力処理を起動することにより、リピート速度
を向上させることができる。この際の制御において、通
常は同時に操作されるデータキーが1個であり、リピー
トバッファには1キヤラクタしか入らないので、オペレ
ータが意識して複数のデータキーを同時に操作しない限
り、このような動作に入らず、従って通常の動作には何
ら支障はない。以上詳記したようなリピート制御方式を
用いることにより、簡単かつ安価なハードウェア構成に
てリピート機能が実現でき、しかもリピートの解除をフ
ァームウェア制御によらず簡単なハードウエアにより行
なうことができる。Create multiple repeat buffers, check the repeat flag in the keyboard input interrupt process, and if it is set, store data in the repeat buffer one after another. Data key K while operating repeat key KR. The interval timer routine stores each key input data in the repeat buffer as long as the repeat flag continues to be set. By performing repeat service in sequence, it is possible to repeat multiple keys. At this time, each repeat buffer is cleared entirely by detecting the reset of the repeat flag in the interval timer routine. Fig. 3 shows an example where data of 3 characters is stored in the repeat buffer, and the repeat operation by the interval timer is the repeat data 1 → 2 → 3 → 1 →...
It is repeated as follows. Each of the flowcharts shown in FIGS. 4 and 5 shows control related to repeating the respective interrupt routines described above. In each of these flowcharts, if multiple buffers for key input processing are prepared, all data stored in the repeat buffer is input to the buffer for key input processing in one timer routine. When the processing buffer becomes full, processing to interrupt the processing is performed), and by activating the key input processing, the repeat speed can be improved. In this control, normally only one data key is operated at the same time, and only one character is stored in the repeat buffer, so unless the operator consciously operates multiple data keys at the same time, such operations will not occur. Therefore, there is no problem in normal operation. By using the repeat control method as detailed above, the repeat function can be realized with a simple and inexpensive hardware configuration, and the repeat can be canceled using simple hardware without using firmware control.
またリピートバッファの高度な機能を実現できる。更に
マニュアル操作では到底困難な高速度をもって複数キー
のリピートができるため、例えば性能評価の限界テスト
等を容易に行なうことができる。It also enables advanced functionality of repeat buffers. Furthermore, since multiple keys can be repeated at a high speed that would be difficult to perform manually, it is possible to easily perform limit tests for performance evaluation, for example.
図はこの発明の一実施例を説明するためのもので、第1
図はマトリクススキャンタィプのキーポード‘こおける
制御系回路の要部構成を示すブロック図、第2図はマト
リクススキヤンタイプのキーポード‘こおけるキーマト
リクス構成例を示す図、第3図はリピートバッファの構
成例を示す図、第4図および第5図はそれぞれリピート
に関する割込みルーチンを示すフローチャートである。
11……キーボードコントローラ、12……スキヤンデ
コーダ、13……オアゲート、14……インバータ、1
5.17……アンドゲート、16……Dタイプフリツプ
フロツプ(D一F/F)、K。……データキー、KR…
…リピートキー。第1図第2図
第3図
第4図
第5図The figure is for explaining one embodiment of this invention.
The figure is a block diagram showing the main part configuration of the control system circuit in a matrix scan type keypad. Figure 2 is a diagram showing an example of the key matrix configuration in a matrix scan type keypad. Figure 3 is the configuration of the repeat buffer. The illustrative figures, FIGS. 4 and 5, are flowcharts each showing an interrupt routine regarding repeat. 11... Keyboard controller, 12... Scan decoder, 13... OR gate, 14... Inverter, 1
5.17...AND gate, 16...D type flip-flop (D-F/F), K. ...Data key, KR...
...Repeat key. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5
Claims (1)
、前記スキヤンライン各々に配置されたデータキーの操
作により、前記スキヤンラインと導通されるリターンラ
インに前記スキヤン信号を出力せしめデータキーの操作
を検出するマトリクススキヤン方式のキーボードを備え
たデータ入力装置に於いて、リターンラインそれぞれの
信号の論理和をとることにより、任意のデータキーが操
作されている間、スキヤン動作に同期したキー入力検出
信号を出力するキー入力検出回路と、前記検出信号と前
記キーボードのリピートキー操作に伴うレベル信号との
論理積出力回路と、前記データキーと前記リピートキー
とが同時に操作されているときに、前記論理積出力回路
より得られる信号によりセツトされ、かつ、CPUが前
記データキーの操作によるキー入力データの読取りを終
了したことを示すキー入力データ読取り信号によりリセ
ツトされるリピートフラグとを有し、前記キー入力デー
タ読取り信号による前記リピートフラグのリセツトの後
、前記データキー及び前記リピートキーの操作が継続し
ていた場合、前記論理積出力回路の出力により前記リピ
ートフラグを再度セツトして、CPUにリピート状態を
通知する構成としたことを特徴とするリピート制御方式
。 2 リピートキーと複数のデータキーとが共に操作され
た際に、その入力割込処理ルーチンで、操作されたキー
入力順にキー入力処理を行なうとともに、このキー入力
処理されたデータをリピートバツフアにセーブし、タイ
マ割込みの都度、リピートフラグの内容を読取り、リピ
ートフラグがセツトしている際は前記リピートバツフア
にセーブされているデータを順次キー入力データとして
処理する特許請求の範囲第1項記載のリピート制御方式
。 3 1回のタイマ割込みでリピートバツフアにセーブさ
れているデータのすべてをキー入力データとして処理す
る特許請求の範囲第2項記載のリピート制御方式。[Scope of Claims] 1. A scan signal is sent out sequentially to a plurality of scan lines, and by operating a data key arranged on each of the scan lines, the scan signal is outputted to a return line that is electrically connected to the scan line. In a data input device equipped with a matrix scan type keyboard that detects key operations, by taking the logical sum of the signals of each return line, it is possible to synchronize with the scan operation while any data key is operated. a key input detection circuit that outputs a key input detection signal; an AND output circuit of the detection signal and a level signal associated with a repeat key operation of the keyboard; and when the data key and the repeat key are operated at the same time. and a repeat flag that is set by a signal obtained from the AND output circuit and reset by a key input data read signal indicating that the CPU has finished reading key input data by operating the data key. However, if the operation of the data key and the repeat key continues after the repeat flag is reset by the key input data read signal, the repeat flag is reset by the output of the AND output circuit, A repeat control method characterized by having a configuration that notifies a CPU of a repeat state. 2. When a repeat key and multiple data keys are operated together, the input interrupt processing routine performs key input processing in the order in which the keys were operated, and sends the processed data to the repeat buffer. The content of the repeat flag is read each time a timer interrupt occurs, and when the repeat flag is set, the data saved in the repeat buffer is sequentially processed as key input data. repeat control method. 3. The repeat control method according to claim 2, wherein all data saved in the repeat buffer is processed as key input data by one timer interrupt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54052339A JPS602686B2 (en) | 1979-04-27 | 1979-04-27 | Repeat control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54052339A JPS602686B2 (en) | 1979-04-27 | 1979-04-27 | Repeat control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55146532A JPS55146532A (en) | 1980-11-14 |
| JPS602686B2 true JPS602686B2 (en) | 1985-01-23 |
Family
ID=12912033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54052339A Expired JPS602686B2 (en) | 1979-04-27 | 1979-04-27 | Repeat control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602686B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166633A (en) * | 1981-04-07 | 1982-10-14 | Sharp Corp | Key input signal processing system |
| JPS6439526U (en) * | 1987-08-28 | 1989-03-09 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055846B2 (en) * | 1976-08-20 | 1985-12-06 | オムロン株式会社 | keyboard switch device |
| JPS53128228A (en) * | 1977-04-15 | 1978-11-09 | Tokyo Electric Co Ltd | Keyboard control device |
-
1979
- 1979-04-27 JP JP54052339A patent/JPS602686B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55146532A (en) | 1980-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007405B1 (en) | Keyboard control method | |
| US4733348A (en) | Virtual-memory multiprocessor system for parallel purge operation | |
| JPS5829040A (en) | Keyboard control system | |
| EP0458693B1 (en) | Document data input system for a scanner | |
| JPS602686B2 (en) | Repeat control method | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JPS5916034A (en) | Input device coupling system | |
| JP2906850B2 (en) | Time-division switch monitoring circuit | |
| JPS63188217A (en) | Key scanning circuit | |
| JP2646674B2 (en) | Image data receiving device | |
| JP2655858B2 (en) | Image processing and display system | |
| JP2608879B2 (en) | Document reading device | |
| JPS59163626A (en) | Keyboard identifying system | |
| JPS60237525A (en) | keyboard device | |
| JPS60142425A (en) | Scanning control system | |
| JPS61150021A (en) | Keyboard control circuit | |
| JPH03198121A (en) | Keyboard control circuit | |
| JPS6010323A (en) | Key input device | |
| JPH02146868A (en) | Picture reduction circuit | |
| JPS58223877A (en) | Mark detecting system | |
| JPH0519936A (en) | Keyboard type input device for computer | |
| JPH04100136A (en) | Digital switch circuit | |
| JPH048811B2 (en) | ||
| JPS61251276A (en) | Picture data encoding system | |
| JPS58184631A (en) | Keyboard reading method |