JPH048811B2 - - Google Patents
Info
- Publication number
- JPH048811B2 JPH048811B2 JP60121006A JP12100685A JPH048811B2 JP H048811 B2 JPH048811 B2 JP H048811B2 JP 60121006 A JP60121006 A JP 60121006A JP 12100685 A JP12100685 A JP 12100685A JP H048811 B2 JPH048811 B2 JP H048811B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- signal
- data
- interrupt
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Input From Keyboards Or The Like (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明はマイクロコンピユータ、特に、外部
表示装置に印加するセグメント信号で複数のキー
群を順次走査し、データ入力の有無を検知する表
示コントローラ内蔵マイクロコンピユータに関す
る。Detailed Description of the Invention (Field of Industrial Application) This invention is directed to a microcomputer, particularly a built-in display controller that sequentially scans a plurality of key groups using segment signals applied to an external display device and detects the presence or absence of data input. Regarding microcomputers.
(従来の技術)
発光ダイオード等で構成された外部表示装置と
複数のキー群からなるキーボードとを有するマイ
クロコンピユータシステムでは、マイクロコンピ
ユータが、複数桁からなる外部表示装置の各桁を
表示可能にする桁信号を出力する桁信号発生回路
と、各桁を構成する複数セグメント、例えば小数
点付数字から8セグメント、のうち発光されるべ
きセグメントを特定するセグメント信号発生回路
とを有しており、データの表示に際しては、桁信
号を順次変更しながら、該桁信号と同期を取りつ
つ、セグメント信号を出力し、発光ダイオードを
発光させていた。また、かかるマイクロコンピユ
ータでは、キーボードの走査をセグメント信号で
兼用し、いずれかのキーが押され走査信号がマイ
クロコンピユータの入力端子に印加されると、マ
イクロコンピユータは走査信号の出力されたタイ
ミングと走査信号の印加された入力端子とから押
されたキーをソフトウエアで判別し、入力データ
を特定していた。(Prior Art) In a microcomputer system having an external display device composed of a light emitting diode or the like and a keyboard consisting of a plurality of key groups, the microcomputer is capable of displaying each digit of the external display device consisting of a plurality of digits. It has a digit signal generation circuit that outputs a digit signal, and a segment signal generation circuit that specifies the segment that should be emitted from among the multiple segments that make up each digit, for example, the 8 segments from the digit with a decimal point. During display, segment signals were output while changing the digit signals sequentially and synchronizing with the digit signals, causing the light emitting diodes to emit light. In addition, in such a microcomputer, segment signals are also used for scanning the keyboard, and when any key is pressed and a scanning signal is applied to the input terminal of the microcomputer, the microcomputer can detect the output timing of the scanning signal and the scanning signal. Software identifies the input terminal to which the signal is applied and the key pressed to identify the input data.
したがつて、セグメント信号をキー走査信号と
兼用できるマイクロコンピユータはマイクロコン
ピユータに必要な端子数を減少できるものの、桁
信号の出力タイミングとソフトウエアとの同期が
困難であり、かかる従来技術の難点を解決するも
のとして本願出願人は特願昭59−126103号におい
て、セグメント信号をキー走査に使用するタイミ
ングを外部表示装置の各桁にセグメント信号を印
加するタイミングから分け、従来技術の難点を克
服せんとした。 Therefore, although a microcomputer that can use the segment signal as a key scanning signal can reduce the number of terminals required for the microcomputer, it is difficult to synchronize the output timing of the digit signal with the software, which overcomes the drawbacks of the conventional technology. In order to solve this problem, the applicant of the present application proposed in Japanese Patent Application No. 59-126103 that the timing for using segment signals for key scanning is separated from the timing for applying segment signals to each digit of an external display device, thereby overcoming the difficulties of the prior art. And so.
すなわち、特願昭59−126103号においては、桁
信号発生手段が外部表示装置の桁数より多いタイ
ムスロツトを有し、各桁に対応するタイムスロツ
トでは外部表示装置のチラつきを防止するためセ
グメント信号を固定的に出力し、残りのタイムス
ロツトでは、セグメント信号によるキー走査を行
なうと共に、内部割込信号を発生し、キーによる
入力データをソフトウエアにより判別していた。 That is, in Japanese Patent Application No. 59-126103, the digit signal generating means has more time slots than the number of digits of the external display device, and in the time slots corresponding to each digit, segment signals are used to prevent flickering of the external display device. In the remaining time slots, key scanning is performed using segment signals, internal interrupt signals are generated, and data input by keys is determined by software.
(発明が解決しようとする問題点)
上記本願出願人の先願発明にあつては、特定の
タイムスロツトで割込み信号を発生し入力された
データをソフトウエアで判別していたので、入力
データの判別のための割込みより優先度の高い割
込みが発生すると、該割込みに基く処理が終了し
た後に入力データの判別がなされ、該判別時に、
セグメント信号によるキー走査期間がすでに終了
している場合には、正確な判別が期せないという
問題点があつた。(Problems to be Solved by the Invention) In the above-mentioned prior invention of the present applicant, an interrupt signal was generated at a specific time slot and the input data was determined by software. When an interrupt with a higher priority than an interrupt for determination occurs, the input data is determined after the processing based on the interrupt is completed, and at the time of the determination,
If the key scanning period using the segment signal has already ended, there is a problem in that accurate determination cannot be expected.
(問題点を解決するための手段およびその作用)
本願発明は上記従来技術の難点および先願発明
の問題点に鑑み、第1出力手段に外部表示手段の
桁数より多数のタイムスロツトを発生させ、該タ
イムスロツトの少くとも1つで割込みを発生させ
ると共に、該タイムスロツトの継続期間中フラグ
手段をセツトし、データ入力に使用されたキーの
有無に基きデータ判別手段が入力されたデータを
判別するに先立ち、フラグ判別手段はフラグ手段
がセツトされているか否かをまず判別する。かか
る判別の結果が肯定であるならデータ判別手段は
入力されたデータの判別を行ない、一方、前記割
込みに優先する他の割込みに基く処理がなされた
場合には、フラグ判別手段により改めてフラグが
セツトされているか否かを判別し、判別結果が肯
定であるなら直ちに入力されたデータの判別に進
むが、判別結果が否定であるなら、データ判別手
段は入力データの判別を行なわないようにしたこ
とを要旨とする。(Means for Solving the Problems and Their Effects) In view of the above-mentioned difficulties of the prior art and the problems of the prior invention, the present invention generates time slots in the first output means that are larger in number than the number of digits of the external display means. , generating an interrupt in at least one of the time slots, setting a flag means for the duration of the time slot, and a data determining means determining input data based on the presence or absence of a key used for data input. Before doing so, the flag determining means first determines whether or not the flag means is set. If the result of such determination is affirmative, the data determining means determines the input data. On the other hand, if processing is performed based on another interrupt that has priority over the interrupt, the flag determining means sets the flag anew. If the result of the determination is positive, the process immediately proceeds to determine the input data; however, if the result of the determination is negative, the data determination means does not determine the input data. The gist is:
(実施例)
第1図は本発明の一実施例を表わすブロツク図
であり、まず、構成を説明すると、1はマイクロ
コンピユータを示しており、該マイクロコンピユ
ータ1は図示していない算術論理手段から供給さ
れる桁情報I1をデコードし、桁信号S1をデイスプ
レイ2に出力する桁信号発生回路3と、同じく算
術論理手段から供給されるセグメント情報I2をデ
コードしてセグメント信号S2を出力するセグメン
ト信号発生回路4とを有している。(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention. First, the configuration will be explained. Reference numeral 1 indicates a microcomputer, and the microcomputer 1 is composed of arithmetic and logic means (not shown). A digit signal generation circuit 3 that decodes the supplied digit information I 1 and outputs a digit signal S 1 to the display 2, and a digit signal generation circuit 3 that decodes the segment information I 2 also supplied from the arithmetic logic means and outputs a segment signal S 2 . The segment signal generating circuit 4 has a segment signal generating circuit 4 for generating a segment signal.
デイスプレイ2は、各桁8セグメントで構成さ
れるm桁の小数点付数字を表示可能であり、セグ
メントは発光ダイオードで構成されている。 The display 2 can display m-digit numbers with a decimal point, each digit consisting of 8 segments, and each segment is composed of a light emitting diode.
セグメント信号発生回路4は8個のキー群から
なるデイスプレイ5にも接続されており、桁信号
発生回路3は1フレーム中にm+1個のタイムス
ロツトを発生させることから、m+1番目のタイ
ムスロツトにおいては、セグメント信号S2がキー
走査信号S3としてデイスプレイ5に印加される。
このデイスプレイ5は、走査されたキー群に、デ
ータ入力のために押されたキーがあるはら、キー
検知信号S4をマイクロコンピユータ1の入力ポー
ト6に印加する。この入力ポート6に印加された
キー検知信号S4はキー走査信号S3と組み合わさ
れ、データ判別手段としてのソフトウエアで判別
され、いずれのキーが押されたのかが特定され
る。 The segment signal generation circuit 4 is also connected to a display 5 consisting of a group of eight keys, and since the digit signal generation circuit 3 generates m+1 time slots in one frame, at the m+1th time slot, , segment signal S2 is applied to the display 5 as a key scanning signal S3 .
This display 5 applies a key detection signal S 4 to the input port 6 of the microcomputer 1 when there is a key pressed for data input in the scanned key group. The key detection signal S 4 applied to the input port 6 is combined with the key scanning signal S 3 and discriminated by software serving as data discrimination means to identify which key has been pressed.
前述のマイクロコンピユータ1は、m+1番目
のタイムスロツトにおいて割込信号S5を出力する
割込手段としての割込制御回路7と、該m+1番
目のタイムスロツトの継続期間中セツトされフラ
グセツト信号S6を出力するフラグ手段としてのフ
ラグ回路8を有しており、該フラグセツト信号S6
は、フラグ判別手段としてのソフトウエアで判別
される。 The aforementioned microcomputer 1 includes an interrupt control circuit 7 serving as an interrupt means for outputting an interrupt signal S5 at the m+1th time slot, and a flag set signal S6 which is set during the duration of the m+1th time slot. It has a flag circuit 8 as a flag means for outputting the flag set signal S6 .
is determined by software as a flag determining means.
続いて、上記一実施例の作用を第2図のタイム
チヤートを参照しつつ説明すると以下の通りであ
る。まず、算術論理回路による演算の結果、デイ
スプレイ2の各桁に表示すべき表示データが定ま
ると、各桁毎に桁情報I1とセグメント情報I2とが
桁信号発生回路3とセグメント信号発生回路4と
に順次供給される。その結果、桁信号発生回路3
は各桁を順次指定するタイムスロツトT1,T2,
…,Tn+1を発生し、セグメント信号発生回路4
はタイムスロツトT1乃至に同期してセグメント
信号S2を出力する。したがつて、デイスプレイ2
の各桁はセグメント信号S2で指定されたセグメン
トが発光し、表示データが視認可能になる。 Next, the operation of the above embodiment will be explained with reference to the time chart of FIG. 2 as follows. First, when the display data to be displayed in each digit of the display 2 is determined as a result of calculation by the arithmetic logic circuit, digit information I 1 and segment information I 2 are transferred to the digit signal generation circuit 3 and the segment signal generation circuit for each digit. 4 and 4 are sequentially supplied. As a result, the digit signal generation circuit 3
are time slots T 1 , T 2 , which specify each digit sequentially.
..., T n+1 is generated, and the segment signal generation circuit 4
outputs a segment signal S2 in synchronization with time slots T1 to T1 . Therefore, display 2
For each digit, the segment specified by the segment signal S2 lights up, and the display data becomes visible.
続いて、桁信号発生回路3がタイムスロツト
Tn+1を発生させると、セグメント信号発生回路
4は、セグメント情報I2に基き出力したセグメン
ト信号S2をキー走査信号S3としてキーボード5に
印加する。これと同時に、割込制御回路7は割込
信号S5を出力すると共に、フラグ回路6がセツト
されフラグセツト信号S6を出力する。したがつ
て、割込信号S5に基き割込みが発生し、ソフトウ
エアにより、まず、フラグセツト信号S6の有無が
判別され、判別結果が肯定なら、続いて入力デー
タの判別がなされる。一方、割込信号S5に基き割
込みが発生する前、または後に、これより優先度
の高い他の割込みが発生すると、まず、他の割込
みに基く処理がなされ、しかる後に割込信号S5に
基く処理がなされる。すなわち、他の割込みに基
く処理の終了後、まず、フラグセツト信号S6の有
無が判別され、かかる判別結果が肯定なら、入力
データの判別に進むものの、判別結果が否定なら
入力データの判別は行なわれず、次回以降のフレ
ームで入力データの判別を行なう。 Next, the digit signal generation circuit 3 generates the time slot.
When T n+1 is generated, the segment signal generation circuit 4 applies the segment signal S 2 outputted based on the segment information I 2 to the keyboard 5 as a key scanning signal S 3 . At the same time, the interrupt control circuit 7 outputs an interrupt signal S5 , and the flag circuit 6 is set to output a flag set signal S6 . Therefore, an interrupt occurs based on the interrupt signal S5 , and the software first determines whether the flag set signal S6 is present or not, and if the determination result is positive, then input data is determined. On the other hand, if another interrupt with a higher priority occurs before or after the interrupt occurs based on the interrupt signal S5 , processing based on the other interrupt is performed first, and then the interrupt signal S5 is generated. Basic processing is performed. That is, after the processing based on other interrupts is completed, the presence or absence of the flag set signal S6 is first determined, and if the determination result is affirmative, the process proceeds to input data determination; however, if the determination result is negative, input data determination is not performed. The input data is determined in the next and subsequent frames.
(効果)
以上説明してきたように、本願発明によれば、
キー群の走査に割当てられたタイムスロツトの継
続期間中のみセツトされるフラグ手段と、該フラ
グ手段がセツトされているか否かを判別し、フラ
グ手段がセツトされているときのみデータ判別手
段が入力データの判別を行なうようにしたもの
で、キー群の走査開始前後に入力データの判別よ
り優先度の高い割込みが発生しても、入力データ
の判別はキー群の走査中にのみなされるので入力
データの判別が正確になされるという効果を得ら
れる。(Effects) As explained above, according to the present invention,
A flag means is set only during the duration of the time slot assigned to the scanning of the key group, and it is determined whether or not the flag means is set, and a data determination means is input only when the flag means is set. Even if an interrupt with a higher priority than the input data determination occurs before or after the key group scan starts, the input data is determined only while the key group is being scanned. It is possible to obtain the effect that data is accurately discriminated.
第1図は本発明の一実施例を示すブロツク図、
第2図は第1図のタイムチヤートである。
2……外部表示手段(デイスプレイ)、3……
第1出力手段(桁信号発生回路)、4……第2出
力手段(セグメント信号発生回路)、5……外部
データ入力手段(キーボード)、7……割込手段
(割込制御回路)、8……フラグ手段(フラグ回
路)、T1〜Tn+1……タイムスロツト、S1……桁信
号、S2……セグメント信号、S3……キー走査信
号。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a time chart of FIG. 1. 2... External display means (display), 3...
First output means (digit signal generation circuit), 4... Second output means (segment signal generation circuit), 5... External data input means (keyboard), 7... Interrupt means (interrupt control circuit), 8 ...Flag means (flag circuit), T1 to Tn+1 ...Time slot, S1 ...Digit signal, S2 ...Segment signal, S3 ...Key scanning signal.
Claims (1)
部表示手段に該複数桁の各別を順次データ表示可
能にする桁信号を出力する第1出力手段と、該桁
信号によりデータ表示可能になつた桁のセグメン
トのうちデータ表示に使用するセグメントを特定
するセグメント信号を出力すると共に該セグメン
ト信号をキー走査信号として各桁を構成するセグ
メント数以下のキー群からなる外部データ入力手
段の各キー群を順次走査してデータ入力に使用さ
れたキーの有無を検知させる第2出力手段と、デ
ータ入力に使用されたキーの有無に基づき入力さ
れたデータを判別するデータ判別手段とを備えた
表示コントローラ内蔵マイクロコンピユータにお
いて、前記第1出力手段に外部表示手段の桁数よ
り多数のタイムスロツトを発生させると共に、該
タイムスロツトの少くとも1つで割込みを発生さ
せる割込手段と、該割込みが発生するタイムスロ
ツトの継続期間中のみセツトされるフラグ手段
と、前記割込みの発生によりフラグ手段がセツト
されているか否かを判別し、該フラグ手段がセツ
トされているときのみデータ判別手段に入力され
たデータの判別を許容するフラグ判別手段とをさ
らに設けたことを特徴とする表示コントローラ内
蔵マイクロコンピユータ。1. A first output means for outputting a digit signal that enables sequential data display of each of the plurality of digits on a multi-digit external display means each consisting of a plurality of segments, and a digit whose data can be displayed by the digit signal. Outputs a segment signal for specifying a segment to be used for data display among the segments, and uses the segment signal as a key scanning signal to sequentially select each key group of the external data input means, which consists of key groups equal to or less than the number of segments constituting each digit. A display controller built-in microcomputer includes a second output means for scanning to detect the presence or absence of a key used for data input, and a data discrimination means for discriminating input data based on the presence or absence of a key used for data input. In the computer, interrupt means generates a number of time slots in the first output means that are larger in number than the number of digits of the external display means, and generates an interrupt in at least one of the time slots, and a time slot in which the interrupt occurs. a flag means that is set only during the duration of the interruption; and a flag means that determines whether or not the flag means is set due to the occurrence of the interrupt, and determines the data input to the data determination means only when the flag means is set. A microcomputer with a built-in display controller, further comprising a flag discrimination means that allows the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121006A JPS61278920A (en) | 1985-06-04 | 1985-06-04 | Display controller incorporating microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60121006A JPS61278920A (en) | 1985-06-04 | 1985-06-04 | Display controller incorporating microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61278920A JPS61278920A (en) | 1986-12-09 |
| JPH048811B2 true JPH048811B2 (en) | 1992-02-18 |
Family
ID=14800453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60121006A Granted JPS61278920A (en) | 1985-06-04 | 1985-06-04 | Display controller incorporating microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278920A (en) |
-
1985
- 1985-06-04 JP JP60121006A patent/JPS61278920A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61278920A (en) | 1986-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232374A (en) | Segment ordering for television receiver control unit | |
| GB2217079A (en) | Converting attributes of display data | |
| JPS6037477B2 (en) | display device | |
| JPH048811B2 (en) | ||
| CN118471111A (en) | Driving method, display device, and computer-readable storage medium | |
| JPH03175493A (en) | Television screen display device | |
| JPS61278921A (en) | Display controller incorporating microcomputer | |
| US5243321A (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| US4086588A (en) | Signal generator | |
| JP2853225B2 (en) | Wireless selective call receiver with display function | |
| JP2776785B2 (en) | Serial data transfer device | |
| JP2578996B2 (en) | Liquid crystal display | |
| JP2634168B2 (en) | Raster detection control device for scanning display device | |
| US4761550A (en) | Scanning system for optical coordinate input device with scan interrupt control | |
| SU951379A1 (en) | Data display device | |
| JP2972808B2 (en) | Control circuit for display device | |
| JP2947515B2 (en) | Electronics | |
| JPH0221012B2 (en) | ||
| JPS6297027A (en) | Information processor containing display controller | |
| JP3579064B2 (en) | Character display device | |
| JP2628076B2 (en) | Display control circuit | |
| JP2542574B2 (en) | Electronic musical instrument panel device | |
| SU726524A1 (en) | Information input-output arrangement | |
| JP2602208B2 (en) | Display control circuit | |
| JPS6136846A (en) | Program control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |