Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6028016B2 - buffer storage device - Google Patents
[go: Go Back, main page]

JPS6028016B2 - buffer storage device - Google Patents

buffer storage device

Info

Publication number
JPS6028016B2
JPS6028016B2 JP55050160A JP5016080A JPS6028016B2 JP S6028016 B2 JPS6028016 B2 JP S6028016B2 JP 55050160 A JP55050160 A JP 55050160A JP 5016080 A JP5016080 A JP 5016080A JP S6028016 B2 JPS6028016 B2 JP S6028016B2
Authority
JP
Japan
Prior art keywords
page number
virtual
storage means
buffer
virtual address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55050160A
Other languages
Japanese (ja)
Other versions
JPS56145583A (en
Inventor
潔 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55050160A priority Critical patent/JPS6028016B2/en
Publication of JPS56145583A publication Critical patent/JPS56145583A/en
Publication of JPS6028016B2 publication Critical patent/JPS6028016B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は、情報処理装置における緩衝記憶装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a buffer storage device in an information processing device.

従釆、仮想アドレスを取扱う情報処理装置における緩衝
記憶装置においては、緩衝記憶装層に与えられるアドレ
スは、テーフルルツクアサイドバ摸されたあとのアドレ
スである。
Accordingly, in a buffer storage device in an information processing device that handles virtual addresses, the address given to the buffer storage layer is the address after being copied from the table.

すなわち、該アドレスが与えられるためにはテーフルル
ツクアサィドバッフアの索引に要する時間と、緩衝記憶
装置からのデータ講出しの時間との両方の時間が必要で
ある。これは、情報処理装置の性能を低下させるという
欠点がある。以下に従来の情報処理装置におけるトラン
スレーションルツクアサイドバッファおよび緩衝記憶装
置について第1図を参照して詳細に説明する。第1図は
、仮想アドレスのページ番号を格納するレジスタla,
lb、ページ内アドレスを格納するレジスタlc、トラ
ンスレーシヨンルツクアサイド/ゞツフアレベル0デ′
イレクトリ2a、トランスレーシヨンルツクアサイドバ
ツフアレベル1ディレクトリ2b、トランスレーション
ルツクアサイドバツフアレベル0データ記憶3a、トラ
ンスレーションルツクアサィドバッフアレベル1データ
記憶3b、比較回路4a,4b、選択信号作成回路5、
選択回路6、実アドレスを格納するレジスタ7、ページ
内アドレス格納するレジスタ8、緩衝記憶レベル0ディ
レクトリ9a、緩衝記憶レベル1ディレクトリ9b、緩
衝記憶レベル2ディレクトリ&、緩衝記憶レベル3ディ
レクトリ9d、緩衝記憶レベル0データ記憶10a、緩
衝記憶レベル1データ記憶10b、緩衝記憶レベル2デ
ータ記憶10c、緩衝記憶レベル3データ記憶10d、
比較回路11a,11b,11c,11d、選択信号作
成回路12、選択回路13およびデータ格納レジス夕1
4から構成されている。次に第1図を用いて、従来のト
ランスレーションルックアサィドバッフアと緩衝記憶装
置との動作について説明する。
That is, in order to provide the address, both the time required to index the table search side buffer and the time required to extract data from the buffer storage device are required. This has the disadvantage of deteriorating the performance of the information processing device. Below, a translation lookaside buffer and a buffer storage device in a conventional information processing apparatus will be explained in detail with reference to FIG. FIG. 1 shows registers la, which store page numbers of virtual addresses,
lb, register lc for storing in-page addresses, translation lookaside/zero level 0 de'
directory 2a, translation lookaside buffer level 1 directory 2b, translation lookaside buffer level 0 data storage 3a, translation lookaside buffer level 1 data storage 3b, comparison circuits 4a, 4b, selection signal Creation circuit 5,
Selection circuit 6, register 7 for storing real addresses, register 8 for storing in-page addresses, buffer memory level 0 directory 9a, buffer memory level 1 directory 9b, buffer memory level 2 directory &, buffer memory level 3 directory 9d, buffer memory Level 0 data storage 10a, buffer storage level 1 data storage 10b, buffer storage level 2 data storage 10c, buffer storage level 3 data storage 10d,
Comparison circuits 11a, 11b, 11c, 11d, selection signal generation circuit 12, selection circuit 13, and data storage register 1
It consists of 4. Next, the operation of the conventional translation lookaside buffer and buffer storage device will be explained using FIG.

レジスタla,lbおよびlcに仮想アドレスが与えら
れると、レジスタlbからの仮想ページ番号により指定
される位置から、トランスレーシヨンルツクアサイドバ
ツフアディレクトリ2aおよび2b内の仮想ページ番号
が読み出される。この仮想べ−ジ番号としジス夕la内
の仮想ページ番号とが比較回路4aおよび4bにより比
較される。同時にレジスタlbからの仮想ページ番号に
より指定されるところから、トランスレーシヨンルツク
アサイド/ぐツフアデー夕記憶3aおよび3b内の実ペ
ージ番号が読み出される。比較回路4aおよび4bから
の出力に応答して選択信号作成回路5により、選択信号
が作成され、トランスレーションルックアサィドバッフ
アデータ記憶3a,3bからの実ページ番号が選択回路
6で選択され、レジスタ7に格納される。同時に、レジ
スタlcからのページ内アドレスは、レジスタ8に格納
される。次のサイクルでは、レジスタ8に与えられたペ
ージ内アドレスにより、緩衝記憶ディレクトリ10a,
10b,10cおよび10dの内容が読み出される。該
ディレクトリ10a,1ob,10cおよび10dから
読み出された内容は、レジスタ7の出力と比較回路11
a,11b,11cおよび11dにより比較される。同
時に、レジスタ8からのアドレスにより指定されるとこ
ろから、緩衝記憶データ記憶9a,9b,9cおよび9
d内のデータが読み出される。比較回路11a,11b
,11cおよび11dからの出力に応答して選択信号作
成回路12により選択信号が作成され、緩衝記憶データ
記憶9a,9b,9cおよび9dからの出力が選択回路
13により、選択される。選択回路13の出力はしジス
タ14に格納される。すなわち、従来の情報処理装置に
おいては、仮想アドレスがレジスタla,lbおよびl
cに与えられてから、レジスタ14にデ−夕が読み出さ
れるまでに、トランスレーシヨンルツクアサイド/ゞツ
フアのサイクルと緩衝記憶のサイクルとの両サイクルが
必要であり、これは、情報処理装置の性能を低下させる
という欠点がある。本発明の目的は上述の欠点を解決し
性能を向上させた緩衝記憶装置を提供することにある。
When a virtual address is given to registers la, lb and lc, the virtual page number in translation lookaside buffer directories 2a and 2b is read from the location specified by the virtual page number from register lb. Comparing circuits 4a and 4b compare this virtual page number with the virtual page number in the register la. At the same time, the real page number in translation lookup/data storage 3a and 3b is read from the location specified by the virtual page number from register lb. A selection signal is created by the selection signal creation circuit 5 in response to the outputs from the comparison circuits 4a and 4b, and the actual page number from the translation lookaside buffer data storages 3a and 3b is selected by the selection circuit 6. Stored in register 7. At the same time, the intra-page address from register lc is stored in register 8. In the next cycle, the buffer storage directory 10a,
The contents of 10b, 10c and 10d are read. The contents read from the directories 10a, 1ob, 10c and 10d are output from the register 7 and the comparison circuit 11.
a, 11b, 11c and 11d. At the same time, buffer data stores 9a, 9b, 9c and 9
The data in d is read. Comparison circuits 11a, 11b
, 11c and 11d, the selection signal creation circuit 12 creates a selection signal, and the selection circuit 13 selects the outputs from the buffer data storages 9a, 9b, 9c and 9d. The output of the selection circuit 13 is stored in a register 14. That is, in conventional information processing devices, virtual addresses are stored in registers la, lb, and l.
After the data is given to C and until the data is read into the register 14, both a translation lookup cycle and a buffer storage cycle are required. The disadvantage is that it reduces the performance of SUMMARY OF THE INVENTION An object of the present invention is to provide a buffer storage device that overcomes the above-mentioned drawbacks and has improved performance.

本発明の装置は、仮想ページ番号とべ‐ジ内アドレスか
らなる仮想アドレスを格納する仮想アドレス格納手段と
、前記仮想アドレスの一部分を記憶し、前記仮想アドレ
スの残りの部分によってアドレスされる複数の緩衝記憶
ディレクトリ手段と、これら複数の緩衝記憶ディレクト
リ手段のそれぞれに対応したデータを記憶する緩衝記憶
データ記憶手段と、前記仮想アドレスの一部分と、前記
複数個の緩衝記憶ディレクトリ手段の出力のそれぞれと
を比較する複数個の緩衝記憶比較手段と、これら複数の
比較手段のそれぞれの比較結果により、前記緩衝記憶デ
ータ記憶手段の出力のいずれか一つを選択する緩衝記憶
選択手段と、前記仮想アドレス格納手段の仮想アドレス
の仮想ページ番号の一部分を記憶し、この仮想ページ番
号の残りの部分によってアドレスされる複数のトランス
レーションルックアサィドディレクトリ手段と、前記ト
ランスレーションルツクアサィドディレクトリ手段の出
力の仮想ページ番号と、前記仮想アドレス格納手段内の
仮想ページ番号の一部分とを比較する複数個のトランス
レーションルックアサィド比較手段と、実ページ番号を
格納する実ページ番号格納手段と、この実ページ番号に
よってアドレスされる位置に、対応する仮想ページ番号
を記憶する実ページ番号対応仮想ページ番号記憶手段と
、この実ページ番号対応仮想ページ番号記憶手段の出力
と、前記仮想アドレス格納手段の出力とのうちいずれか
を選択し、前記緩衝記憶ディレクトリに仮想アドレスを
与える選択手段とから構成される。次に本発明について
図面を参照して詳細に説明する。
The apparatus of the present invention includes virtual address storage means for storing a virtual address consisting of a virtual page number and an address within the page, and a plurality of buffers for storing a part of the virtual address and addressed by the remaining part of the virtual address. Comparing a storage directory means, a buffer data storage means for storing data corresponding to each of the plurality of buffer storage directory means, a portion of the virtual address, and each of the outputs of the plurality of buffer storage directory means. a plurality of buffer memory comparison means for comparing data, a buffer memory selection means for selecting one of the outputs of the buffer memory data storage means according to the comparison results of the plurality of comparison means, and a buffer memory selection means for selecting one of the outputs of the buffer memory data storage means; a plurality of translation lookaside directory means for storing a portion of a virtual page number of a virtual address and addressed by the remaining portion of the virtual page number; and a virtual page of output of said translation lookaside directory means. a plurality of translation lookaside comparison means for comparing the number and a portion of the virtual page number in the virtual address storage means; a real page number storage means for storing a real page number; A virtual page number storage means corresponding to a real page number that stores a corresponding virtual page number at the addressed position, an output of this virtual page number storage means corresponding to a real page number, and an output of the virtual address storage means. and selecting means for selecting a virtual address and giving a virtual address to the buffer storage directory. Next, the present invention will be explained in detail with reference to the drawings.

第2図に示す本発明の一実施例は、仮想アドレスの仮想
ページ番号を格納するレジスタ】aおよびlb、ページ
内アドレスを格納するレジスタlc、トランスレーシヨ
ンルツクアサイド/ゞツフアレベル0デイレクトリ2a
、トランスレーシヨンルツクアサイドバツフアレベル1
デイレクトリ2b、比較回路4aおよび4b、緩衝記憶
レベル0ディレクトリ15a、緩衝記憶レベル1ディレ
クトリ15b、緩衝記憶レベル2ディレクトリ15c、
緩衝記憶レベル3ディレクトリ15d、比較回路1 1
a,1 1b,1 1cおよび1 1d、緩衝記憶レベ
ル0データ記憶9a、緩衝記憶レベル1データ記憶9b
、緩衝記憶レベル2データ記憶9c、緩衝記憶レベル3
データ記憶9d、選択信号作成回路12、選択回路13
、データレジスタ14、実ページ番号対応仮想ページ番
号記憶手段16、レジスタ17、選択回路18、実ペー
ジ番号レジスタ19、制御部20および存在ビット記憶
21から構成されている。
An embodiment of the present invention shown in FIG. 2 includes registers a and lb for storing virtual page numbers of virtual addresses, register lc for storing in-page addresses, and a translation lookaside/zero level 0 directory 2a.
, Translation Luxury Level 1
directory 2b, comparison circuits 4a and 4b, buffer storage level 0 directory 15a, buffer storage level 1 directory 15b, buffer storage level 2 directory 15c,
Buffer storage level 3 directory 15d, comparison circuit 1 1
a, 1 1b, 1 1c and 1 1d, buffer storage level 0 data storage 9a, buffer storage level 1 data storage 9b
, buffer storage level 2 data storage 9c, buffer storage level 3
Data storage 9d, selection signal generation circuit 12, selection circuit 13
, a data register 14, a virtual page number storage means 16 corresponding to a real page number, a register 17, a selection circuit 18, a real page number register 19, a control section 20, and an existence bit storage 21.

次に第3図を参照しながら、第2図に示された実施例の
動作を詳細に説明する。
Next, referring to FIG. 3, the operation of the embodiment shown in FIG. 2 will be explained in detail.

リクエストが緩衝記憶制御部(図示せず)に出され、レ
ジスタla,lbおよびlcに仮想アドレスが保持され
ると、トランスレーシヨンルツクアサイドバツフア2a
および2bにレジスタlbからの仮想アドレスが与えら
れる。このアドレスの供給に応答して記憶されている仮
想ページ番号の一部が読み出され、該仮想ページ番号の
一部としジスタlaからの仮想ページ番号の一部とが比
較器4aおよび4bにより比較される。この比較結果が
、一致しなかった場合、制御部は、直接主記憶(図示せ
ず)にリクエストを出し、仮想ページ番号に対応する姿
ページ番号を読み出す。この実ページ番号はしジスタ1
9に格納される。また、レジスタla内の仮想ページ番
号の一部が前記ディレクトリ2aおよび2bのいずれか
に書込まれる。次に、実ページ番号レジスター9内の実
ページ番号が、実ページ番号対応仮想ページ番号記憶手
段16に与えられ、対応する番地から仮想ページ番号が
読み出される。また、同時に、存在ビット記憶21に、
同様にレジスタ19からの実ページ番号が与えられ、存
在ビットが読み出される。もし、この時、存在ビットが
セットされていれば、他の仮想アドレスが登録されてお
り仮想ページアドレスレジスタ17に仮想ページ番号が
格納され、選択回路18を介して、緩衝記憶ディレクト
リ15a,15b,15cおよび15dが索引される。
この場合ページ内アドレスは、レジスタlcからのアド
レスを使用する。もし、索引の結果、緩衝記憶ディレク
トリに該当する仮想アドレスが登録されていれば該当仮
想アドレスが消去される。実ページ番号対応仮想ページ
番号記憶手段には、実ページ番号レジスタ19で指定さ
れる位置にレジスタlaおよびlbからの仮想ページ番
号が書込まれる。もし、存在ビットがセットされていな
ければ、実ページ番号対応仮想ページ番号記憶手段16
には、実ページ番号レジスタ19で指定される位置に、
レジスタlaおよびlbからの仮想ページ番号が書き込
まれ、さらに、実ページ番号レジスタ19で指定される
存在ビット記憶21の位置の存在ビットがセットされる
。これ以後は、存在ビットがセットされていた場合も、
存在ビットがセットされていなかった場合も同様に動作
する。最初に与えられたりクェストが書込みリクエスト
であれば、主記憶にデータが直接転送される。また、論
出しリクエストであれば、直接主記憶からデータが謙出
され、緩衝記憶データ記憶9a,9b,9cおよび9d
のいずれかに、このデータが書き込まれ、緩衝記憶ディ
レクトリ15a,15b,15cおよび15dのいずれ
かのレジスタlcのページ内アドレスで指定される位置
に、レジスタlaおよびlb内の仮想ページ番号が書込
まれる。以上のように、トランスレーションルツクアサ
ィドバッフアに伍審想ページ番号が登録されていなかっ
た場合には、主記憶に直接アクセスされる。次に、トラ
ンスレーションルツクアサイドバツフアディレクトリ4
aおよび4bで一致した場合について説明する。
When a request is issued to a buffer storage controller (not shown) and virtual addresses are held in registers la, lb, and lc, translation lookup side buffer 2a
and 2b are given the virtual address from register lb. In response to the supply of this address, a part of the stored virtual page number is read out, and the part of the virtual page number and the part of the virtual page number from register la are compared by comparators 4a and 4b. be done. If the comparison results do not match, the control unit issues a request directly to the main memory (not shown) and reads out the virtual page number corresponding to the virtual page number. This actual page number is 1
It is stored in 9. Further, a part of the virtual page number in register la is written to either of the directories 2a and 2b. Next, the real page number in the real page number register 9 is given to the real page number corresponding virtual page number storage means 16, and the virtual page number is read from the corresponding address. At the same time, in the existence bit memory 21,
Similarly, the real page number from register 19 is given and the presence bit is read. If the existence bit is set at this time, another virtual address is registered and the virtual page number is stored in the virtual page address register 17, and the buffer storage directories 15a, 15b, 15c and 15d are indexed.
In this case, the address from register lc is used as the intra-page address. If, as a result of the index, the corresponding virtual address is registered in the buffer storage directory, the corresponding virtual address is deleted. In the real page number corresponding virtual page number storage means, the virtual page numbers from the registers la and lb are written in the positions specified by the real page number register 19. If the existence bit is not set, the virtual page number storage means 16 corresponding to the real page number
, in the position specified by the real page number register 19,
The virtual page numbers from registers la and lb are written, and the presence bit at the location of presence bit storage 21 specified by real page number register 19 is set. From now on, even if the existence bit is set,
The same applies if the existence bit is not set. If given first or if the quest is a write request, the data is transferred directly to main memory. In addition, if it is a discussion request, data is directly retrieved from the main memory, and buffer memory data memories 9a, 9b, 9c and 9d
This data is written to one of the buffer storage directories 15a, 15b, 15c, and 15d, and the virtual page number in registers la and lb is written to the position specified by the intra-page address of register lc in buffer storage directories 15a, 15b, 15c, and 15d. It will be done. As described above, if the translation page number is not registered in the translation search side buffer, the main memory is directly accessed. Next, the translation search side buffer directory 4
A case where a and 4b match will be explained.

この場合には、緩衝記憶ディレクトリ15a,15b,
15cおよび15dにレジスタla,lbおよびlcか
らの仮想アドレスが与えられ、比較器1 1a,1 1
b,1 1cおよび11dで、一致が調べられる。該比
較器11a,11b,11cおよび11dのいずれかで
−致していれば、リクエストが書込みリクエストの場合
、緩衝記憶データ記憶9a,9b,9cおよび9dのい
ずれかに、書込みデータが書き込まれる。また、リクエ
ストが論出しリクエストであれば、比較回路11a,1
1b,11cおよび11dの結果から選択信号作成回路
12で選択信号が作成され、それにより、緩衝記憶デー
タ記憶9a,9b,9cおよび9dからのデータが選択
回路13で選択され、レジスタ14に格納される。該比
較回路11a,11b,11cおよび11dのいずれも
一致しなかった場合には、次のように動作する。リクエ
ストが書込みリクエストの場合は、主記憶に書込みデー
タが直接転送される。リクエストが論出しリクエストの
場合には、主記憶からデータが直接読み出され、緩衝記
憶データ記憶9a,9b,9cおよび9dのいずれかに
書き込まれ、また、レジスタlaおよびlbからの仮想
アドレスが緩衝記憶ディレクトリ15a,15b,15
cおよび15dのいずれかのレジスタlcのページ内ア
ドレスで指定される位置に書込まれる。本発明には、緩
衝記憶を仮想アドレスで索引するように構成することに
より、トランスレーションルックアサイドバツフアの索
引に要する時間が削除されて、性能の向上をはかること
ができるという効果がある。
In this case, buffer storage directories 15a, 15b,
15c and 15d are given virtual addresses from registers la, lb and lc, and comparators 1 1 a, 1 1
b, 1 1c and 11d are checked for matches. If any of the comparators 11a, 11b, 11c, and 11d match, and the request is a write request, the write data is written to any of the buffer data stores 9a, 9b, 9c, and 9d. Further, if the request is a discussion request, the comparison circuits 11a, 1
A selection signal is created by the selection signal creation circuit 12 from the results of 1b, 11c and 11d, and the data from the buffer data storages 9a, 9b, 9c and 9d is selected by the selection circuit 13 and stored in the register 14. Ru. If none of the comparison circuits 11a, 11b, 11c and 11d match, the following operation is performed. If the request is a write request, the write data is directly transferred to main memory. If the request is a logical request, the data is read directly from main memory and written to one of the buffer data stores 9a, 9b, 9c and 9d, and the virtual addresses from registers la and lb are Storage directories 15a, 15b, 15
It is written to the position specified by the intra-page address of register lc of either register lc or 15d. The present invention has the advantage that by configuring the buffer memory to be indexed using virtual addresses, the time required for indexing the translation lookaside buffer can be eliminated and performance can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の緩衝記憶装置を示す図、第2図は本発
明の一実施例を示す図および第3図は第2図に示された
一実施例の動作を説明するための図である。 第1図から第3図において、la,lb,IC,7,8
,14,17,18……レジスタ、2a,2b……トラ
ンスレーシヨンルツクアサイドデイレクトリ、3a,3
b……トランスレーシヨンルックアサィドバッフアデー
タ記憶、4a,4b,11a,110,11c,11d
・・・・・・比較回路、5,12・・・・・・選択信号
作成回路、6,13,18・・・・・・選択回路、9a
,9b,9c,9d・・・・・・緩衝記憶データ記憶、
10a,10b,10c,10d,15a15b,15
c,15d・・・・・・緩衝記憶ディレクトリ、16・
・・・・・実ページ番号対応仮想ページ番号記憶、21
・・・・・・存在ビット記憶バッフア。 努’図 図 N 隊 第3図
FIG. 1 is a diagram showing a conventional buffer storage device, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram for explaining the operation of the embodiment shown in FIG. It is. In Figures 1 to 3, la, lb, IC, 7, 8
, 14, 17, 18...Register, 2a, 2b...Translation search side directory, 3a, 3
b...Translation lookaside buffer data storage, 4a, 4b, 11a, 110, 11c, 11d
... Comparison circuit, 5, 12 ... Selection signal generation circuit, 6, 13, 18 ... Selection circuit, 9a
, 9b, 9c, 9d... buffer memory data storage,
10a, 10b, 10c, 10d, 15a15b, 15
c, 15d...Buffer storage directory, 16.
...Virtual page number memory corresponding to real page number, 21
...Existence bit storage buffer. Tsutomu's drawing N troop drawing 3

Claims (1)

【特許請求の範囲】[Claims] 1 仮想ページ番号とページ内アドレスからなる仮想ア
ドレスを格納する仮想アドレス格納手段と、 前記仮想
アドレスの一部を記憶し前記仮想アドレスの残部により
アドレスされる複数の緩衝記憶デイレクトリ手段と、
これら複数の緩衝記憶デイレクトリ手段のそれぞれに対
応したデータを記憶する緩衝記憶データ記憶手段と、
前記仮想アドレスの一部分と前記複数個の緩衝記憶デイ
レクトリ手段の出力のそれぞれとを比較する複数個の緩
衝記憶比較手段と、 これら複数の比較手段のそれぞれ
の比較結果により前記緩衝記憶データ記憶手段の出力の
いずれか一つを選択する緩衝記憶選択手段と、 前記仮
想アドレス格納手段の仮想アドレスの仮想ページ番号の
一部分を記憶しこの仮想ページ番号の残りの部分により
アドレスされる複数のトランスレーシヨンルツクアサイ
ドデイレクトリ手段と、 前記トランスレーシヨンルツ
クアサイドデイレクトリ手段の出力の仮想ページ番号と
前記仮想アドレス格納手段の仮想ページ番号の一部とを
比較する複数個のトランスレーシヨンルツクアサイド比
較手段と、 実ページ番号を格納する実ページ番号格納
手段と、 この実ページ番号によつてアドレスされる位
置に対応する仮想ページ番号を記憶する実ページ番号対
応仮想ページ番号記憶手段と、 この実ページ番号対応
仮想ページ番号記憶手段の出力と前記仮想アドレス格納
手段の出力とのうちいずれか一方を選択し前記緩衝記憶
デイレクトリに仮想アドレスを与える選択手段と、 前
記仮想アドレス格納手段に与えられる仮想アドレスに応
答して前記複数個のトランスレーシヨンルツクアサイド
デイレクトリ手段を索引し仮想ページ番号が登録されて
いない場合にこのトランスレーシヨンルツクアサイドデ
イレクトリ手段に仮想ページ番号およびその仮想ページ
番号に対応する実ページ番号を登録するとともにその仮
想ページ番号に対応する実ページ番号を前記実ページ番
号格納手段に格納しこの出力の実ページ番号により前記
実ページ番号対応仮想ページ番号を索引し仮想アドレス
格納手段に与えられたし仮想ページ番号と異なる仮想ペ
ージ番号が登録されていればこの異なる仮想ページ番号
を前記選択手段を介して緩衝記憶デイレクトリに与えこ
の緩衝記憶デイレクトリを索引し登録されていればこの
仮想アドレスを消去しかつ前記実ページ番号対応仮想ペ
ージ番号記憶手段の該当する位置を仮想アドレス格納手
段内の仮想ページ番号と置き換え前記実ページ番号対応
仮想ページ番号記憶手段に仮想ページ番号が登録されて
いなければ前記実ページ番号対応仮想ページ番号記憶手
段に前記仮想アドレス格納手段内の仮想アドレスを登録
する手段とを備えたことを特徴とする緩衝記憶装置。
1. virtual address storage means for storing a virtual address consisting of a virtual page number and an intra-page address; a plurality of buffer memory directory means for storing a part of the virtual address and being addressed by the remaining part of the virtual address;
buffer memory data storage means for storing data corresponding to each of the plurality of buffer memory directory means;
a plurality of buffer memory comparison means for comparing a portion of the virtual address with each of the outputs of the plurality of buffer memory directory means; and an output of the buffer memory data storage means based on the comparison result of each of the plurality of comparison means. buffer storage selection means for selecting one of the virtual address storage means; and a plurality of translation lookup means for storing a part of the virtual page number of the virtual address of the virtual address storage means and being addressed by the remaining part of the virtual page number. side directory means; a plurality of translation lookaside comparison means for comparing a virtual page number output from the translation lookaside directory means with a portion of the virtual page number of the virtual address storage means; real page number storage means for storing a real page number; real page number corresponding virtual page number storage means for storing a virtual page number corresponding to the position addressed by this real page number; selection means for selecting one of the output of the page number storage means and the output of the virtual address storage means and providing a virtual address to the buffer storage directory; and in response to the virtual address provided to the virtual address storage means; The plurality of translation lookup side directory means are indexed, and if a virtual page number is not registered, a virtual page number and a real page number corresponding to the virtual page number are stored in the translation lookup side directory means. At the same time, the real page number corresponding to the virtual page number is stored in the real page number storage means, and the virtual page number corresponding to the real page number is indexed by the output real page number and given to the virtual address storage means. However, if a virtual page number different from the virtual page number is registered, this different virtual page number is given to the buffer storage directory via the selection means, and this buffer storage directory is indexed, and if registered, this virtual address is deleted. And if the virtual page number is not registered in the real page number corresponding virtual page number storage means, the corresponding position of the virtual page number storage means corresponding to the real page number is replaced with the virtual page number in the virtual address storage means. A buffer storage device comprising means for registering a virtual address in the virtual address storage means in a virtual page number storage means corresponding to a page number.
JP55050160A 1980-04-15 1980-04-15 buffer storage device Expired JPS6028016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55050160A JPS6028016B2 (en) 1980-04-15 1980-04-15 buffer storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55050160A JPS6028016B2 (en) 1980-04-15 1980-04-15 buffer storage device

Publications (2)

Publication Number Publication Date
JPS56145583A JPS56145583A (en) 1981-11-12
JPS6028016B2 true JPS6028016B2 (en) 1985-07-02

Family

ID=12851436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55050160A Expired JPS6028016B2 (en) 1980-04-15 1980-04-15 buffer storage device

Country Status (1)

Country Link
JP (1) JPS6028016B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58150186A (en) * 1982-03-03 1983-09-06 Nec Corp System for controlling buffer memory

Also Published As

Publication number Publication date
JPS56145583A (en) 1981-11-12

Similar Documents

Publication Publication Date Title
KR950007448B1 (en) Integrated circuit memory system
US4924375A (en) Page interleaved memory access
US4495575A (en) Information processing apparatus for virtual storage control system
US4157586A (en) Technique for performing partial stores in store-thru memory configuration
JPH02503722A (en) set associative memory
JP3786993B2 (en) Data storage unit and data storage device using the unit
US3435418A (en) Record retrieval and record hold system
JPH0371355A (en) Apparatus and method for retrieving cache
JPS6028016B2 (en) buffer storage device
US4424564A (en) Data processing system providing dual storage of reference bits
JPS60150148A (en) Virtual address mapping using 2-level conversion buffer
JP3076115B2 (en) Large magnetic disk drive
JP3068935B2 (en) Entry replacement control method
JP2636485B2 (en) Cache storage
JPS62118457A (en) Buffer memory control system
JPH071484B2 (en) Information processing equipment
JPH0430632B2 (en)
JP2000207278A (en) Information processing apparatus having distributed shared main memory
JPH04199242A (en) Cache storage device
JPH05151104A (en) Data processor
JP2864548B2 (en) Instruction cache device
JPH0795310B2 (en) Cache memory
JPS5846763B2 (en) Jikiday squat couch
JPH03204049A (en) Memory controller
JPS61246850A (en) Buffer storage control system