JPS6031128B2 - digital synthesizer tuner - Google Patents
digital synthesizer tunerInfo
- Publication number
- JPS6031128B2 JPS6031128B2 JP14572079A JP14572079A JPS6031128B2 JP S6031128 B2 JPS6031128 B2 JP S6031128B2 JP 14572079 A JP14572079 A JP 14572079A JP 14572079 A JP14572079 A JP 14572079A JP S6031128 B2 JPS6031128 B2 JP S6031128B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- alarm
- control signal
- tuner
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
Landscapes
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明はディジタルシンセサィザチューナに関し、も
っと詳しくはミューティング、DX/LOCAL切襖、
およびアラームの各動作を制御する信号を含むディジタ
ルシンセサィザチューナに関する。[Detailed Description of the Invention] The present invention relates to a digital synthesizer tuner, and more specifically, muting, DX/LOCAL cutting,
and a digital synthesizer tuner including signals for controlling each operation of the alarm.
ディジタルシンセサイザチユ−ナにおけるこれまでの先
行技術によると、上述の各動作を該動作数に対応した数
の信号によって制御し、しもこの信号は相互に無関連的
に処理される。According to the prior art in digital synthesizer tuners, each of the above-mentioned operations is controlled by a number of signals corresponding to the number of operations, and these signals are processed independently of each other.
このため、処理する信号の増加は、直接チューナ内部の
回路の増設、複雑な信号配線に結び付くと共に生産価格
の上昇を招来する、等の問題点を有する。この発明は、
上述の問題点を解消したディジタルシンセサィザチュー
ナを提供することを主たる目的とする。この発明を要約
すると、上述の各動作の制御をマイクロコンピュータ等
の自動制御装置からの一種類の制御信号によって行わせ
るように図ったものである。なお、この発明の他の利点
および特徴は後述の説明によって明らかであろう。図面
はこの発明の実施例に係るチューナの内部回路の略示的
なブロック図である。Therefore, an increase in the number of signals to be processed directly leads to the addition of circuits inside the tuner, complicated signal wiring, and an increase in production costs. This invention is
The main object of the present invention is to provide a digital synthesizer tuner that solves the above-mentioned problems. To summarize the invention, each of the above-mentioned operations is controlled by one type of control signal from an automatic control device such as a microcomputer. Note that other advantages and features of the present invention will become clear from the description below. The drawing is a schematic block diagram of an internal circuit of a tuner according to an embodiment of the present invention.
図において、1はRF増幅器、2は混合器、3はPLL
回路内のVC○(局部発振器)、4は中間周波増幅器、
5は検波器、6は音声増幅器、7は音声増幅器6の電源
装置、13はスピーカであり、これらはチューナにおけ
る周知の構成であるのでこの実施例での説卵ま便宜上行
ゎ接し・。次!こ、8はDX/L比AL切襖器である。
この切換器8の出力部は高周波増幅器1のゲイン調節用
信号受給部に接続される。ここの出力部から信号a,が
導出されると、高周波増幅器1のゲインが低下してLO
CAL受信状態にチューナはセットされる。また、この
出力部から信号a2が導出されると、逆にこの増幅器1
のゲインが上昇してDX受信状態にチューナはセットさ
れる。このDX/LOCAL切換器の出力部から信号a
,またはa2のいずれが導出されるかは、その入力部に
接続されたコンピュータ14における時限手段15から
の第1の制御信号X,の内容による。上記時限手段は刻
々と変化する時間信号を出力する時計回路16と、アラ
ーム音出力の希望する時間を外部操作によって設定でき
、斯る設定があるとその設定された時間に相当する設定
時間信号を出力する時間設定回路17と、上記時計回路
16からの時間信号と時間設定回路17からの設定時間
信号とを比較し、両者が一致すると上記第1の制御信号
X,及び第2の制御信号X2を出力する比較回路18と
より成っている。上記第1の制御信号X,がたとえば「
1」の内容であるときDX/LOCAL切換器8の出力
部から信号a,がまた、同第1の制御信号X,が「0」
の内容のときこの出力部から信号a2がそれぞれ導出さ
れると仮定する。In the figure, 1 is an RF amplifier, 2 is a mixer, and 3 is a PLL.
VC○ (local oscillator) in the circuit, 4 is an intermediate frequency amplifier,
5 is a detector, 6 is an audio amplifier, 7 is a power supply device for the audio amplifier 6, and 13 is a speaker. Since these are well-known structures in tuners, they will not be explained in this embodiment for the sake of convenience. Next! 8 is a DX/L ratio AL cutter.
The output section of this switch 8 is connected to the gain adjustment signal receiving section of the high frequency amplifier 1. When the signal a, is derived from the output section, the gain of the high frequency amplifier 1 decreases and the LO
The tuner is set to the CAL receiving state. Moreover, when signal a2 is derived from this output section, conversely, this amplifier 1
The gain of the tuner is increased and the tuner is set to the DX reception state. Signal a from the output section of this DX/LOCAL switch
, or a2 is derived depending on the content of the first control signal X, from the timer means 15 in the computer 14 connected to its input. The timer means includes a clock circuit 16 that outputs an ever-changing time signal, and a desired time for outputting the alarm sound, which can be set by an external operation. If such a setting is made, a set time signal corresponding to the set time is output The output time setting circuit 17 compares the time signal from the clock circuit 16 and the set time signal from the time setting circuit 17, and if they match, outputs the first control signal X and the second control signal X2. It consists of a comparison circuit 18 that outputs . For example, the first control signal X,
When the content is "1", the signal a, from the output section of the DX/LOCAL switch 8 is also "0", and the first control signal X, is "0".
It is assumed that a signal a2 is respectively derived from this output when the contents of .
この仮定に沿う具体的な回路の一例として、トランジス
タのベース電極およびコレクタ電極をそれぞれDX/L
OCAL切換器8の入力部および出力部と定める。そし
て、このトランジスタのェミッタ電極にDC電源を接続
する。一方、高周波増幅器1の最終増幅段をトランジス
タで構成し、該トランジスタのェミッタ電極を前記ゲイ
ン調節用信号受給部に定めるものがこの実施例において
提案される。従って、第1の制御信号X,が「1」の内
容のとき、前記DX/LOCAL切襖器8のトランジス
タが導通される。これにより、DC電源が高周波増幅器
1のトランジスタのェミッタ電極にE肋ロされるので、
この増幅器1のェミッタ電極の電位が上昇する。その結
果増幅器1のゲインが低下する。かかるゲインの低下状
態は、LOCAL受信状態であり、結局DX/LOCA
L切換器8はLOCAL受信側に切換動作される。As an example of a specific circuit that follows this assumption, the base electrode and collector electrode of a transistor are connected to DX/L, respectively.
These are defined as the input section and output section of the OCAL switch 8. Then, a DC power source is connected to the emitter electrode of this transistor. On the other hand, it is proposed in this embodiment that the final amplification stage of the high frequency amplifier 1 is constituted by a transistor, and the emitter electrode of the transistor is set in the gain adjustment signal receiving section. Therefore, when the first control signal X has a content of "1", the transistor of the DX/LOCAL gate 8 is turned on. As a result, the DC power source is connected to the emitter electrode of the transistor of the high frequency amplifier 1.
The potential of the emitter electrode of this amplifier 1 rises. As a result, the gain of amplifier 1 decreases. This state of reduced gain is the LOCAL reception state, and ultimately the DX/LOCA reception state is
The L switch 8 is switched to the LOCAL receiving side.
他方、コンピュータ14からの上記第1の制御信号X,
の内容が「0」のときは、逆に、増幅器1のケ’ィンが
上昇し、その結果、チューナはDX受信状態に切換えら
れる。こうして、コンピューター4は、DX/LOCA
L切換器8の切換動作を第1の制御信号X,によって制
御しうる。コンピューター4から導出される上記第1の
制御信号X,はさらに後述するミューティング器9およ
びアラームON/OFF器10を制御する。On the other hand, the first control signal X from the computer 14,
Conversely, when the content of is "0", the key of amplifier 1 rises, and as a result, the tuner is switched to the DX receiving state. In this way, computer 4 performs DX/LOCA
The switching operation of the L switch 8 can be controlled by the first control signal X. The first control signal X derived from the computer 4 further controls a muting device 9 and an alarm ON/OFF device 10, which will be described later.
ミューティング器9は第1の制御信号X,の内容が「1
」のとき作動して検波器5からラジオ信号が出力されな
いようにする。ここで、ミューテイング器9の構成例と
して、トランジスタのベース電極を第1の制御信号X,
の入力部に、また、そのコレク夕電極を検波器5の出力
部に接続するものが提案される。この構成例によると、
第1の制御信号X,の内容が「1」のときは、前記トラ
ンジスタが導適する。その結果、検波器5の出力部は該
トランジスタのコレクタェミツタ電極を経由して接地さ
れる。このため、ラジオ信号は増幅器6に入力されず、
ミューティングされる。また、第1の制御信号X,の内
容が「0」のときは、前記トランジス外ま導通されず、
検波器5からのラジオ信号は増幅器6に出力される。The muting device 9 is configured so that the content of the first control signal X is "1".
”, it is activated to prevent the radio signal from being output from the detector 5. Here, as an example of the configuration of the muting device 9, the base electrode of the transistor is connected to the first control signal X,
It is proposed to connect the collector electrode to the input part of the wave detector 5 and to the output part of the detector 5. According to this example configuration,
When the content of the first control signal X, is "1", the transistor is conductive. As a result, the output of the detector 5 is grounded via the collector-emitter electrode of the transistor. Therefore, the radio signal is not input to the amplifier 6,
muted. Further, when the content of the first control signal X is "0", the transistor is not conducted to the outside,
The radio signal from the detector 5 is output to an amplifier 6.
上記アラームON/OFF器1川ま第1の制御信号X,
の内容が「1」のときは増幅器6を作動する電源装置7
を駆動する。このアラームON/OFF器10と電源装
置7との構成例として、二段増幅型トランジスタの内、
前段のトランジスタのベース電極を第1の制御信号X,
の入力部にし、また後段のトランジスタのェミッタ電極
に電源を接続するとともに、後段のトランジスタのコレ
クタ電極を増幅器6の電源受給部への出力にするものが
提案される。なお、前段のトランジスタをNPN型、後
段のトランジスタをPNP型にするとともに、前段のト
ランジスタのコレクタ電極と後段のトランジスタのベー
ス電極とが接続される。上述の構成例において、或るラ
ジオ番組を聴いているときに、時間設定回路17でアラ
ームを鳴らしたい時間を設定すると、時計回路16の時
間信号と時間設定回路17で設定した希望する時間とが
一致していないときには比較回路18は第1及び第2の
制御信号X,,X2を共に「0」とする。The first control signal X for the above alarm ON/OFF device 1,
When the content of is "1", the power supply device 7 operates the amplifier 6.
to drive. As a configuration example of the alarm ON/OFF device 10 and the power supply device 7, among the two-stage amplification transistors,
The base electrode of the previous stage transistor is connected to the first control signal X,
It has been proposed to connect the power supply to the input part of the amplifier 6, connect the power supply to the emitter electrode of the transistor in the subsequent stage, and make the collector electrode of the transistor in the latter stage the output to the power supply receiving part of the amplifier 6. Note that the transistor at the front stage is an NPN type, the transistor at the rear stage is a PNP type, and the collector electrode of the transistor at the front stage is connected to the base electrode of the transistor at the rear stage. In the above configuration example, when listening to a certain radio program, if you set the time at which you want the alarm to sound using the time setting circuit 17, the time signal from the clock circuit 16 and the desired time set at the time setting circuit 17 will be synchronized. When they do not match, the comparison circuit 18 sets both the first and second control signals X, X2 to "0".
従って、DX/LOCAL切換器8は信号a2を出力し
て高周波増幅器1のゲインを上昇させ、チューナはDX
受信状態を維持し、又、ミューティング器9及びアラー
ムON/OFF器10は夫々不作動状態を維持してスピ
ーカー3からラジオ放送が放音される。さて、このよう
にチューナがDX受信状態を取ってスピーカー3よりラ
ジオ放送が放送されているときに、時間が進んで上記時
計回路16の時間信号が時間設定回路17で設定した希
望時間に一致すると、比較回路18は第1及び第2の制
御信号X,,X2を共に「1」とし、その結果、上記D
X/LOCAL切換器8‘ま信号a,を出力して高周波
増幅器1のゲインを低下させてチューナをLOCAL受
信状態とすると共にミューティング器9は作動して検波
器5からラジオ信号の出力を阻止し、更に、アラームO
N/OFF器1川ま電源装置7を駆動して音声増幅器6
をアラーム信号を増幅できる状態にする。Therefore, the DX/LOCAL switch 8 outputs the signal a2 to increase the gain of the high frequency amplifier 1, and the tuner
The radio broadcast is emitted from the speaker 3 while the reception state is maintained, and the muting device 9 and alarm ON/OFF device 10 are kept inactive. Now, when the tuner is in the DX receiving state and a radio broadcast is being broadcast from the speaker 3, when time advances and the time signal from the clock circuit 16 matches the desired time set by the time setting circuit 17. , the comparison circuit 18 sets both the first and second control signals X, , X2 to "1", and as a result, the above D
The X/LOCAL switch 8' outputs the signal a, lowering the gain of the high frequency amplifier 1 and putting the tuner in the LOCAL receiving state, and the muting device 9 operates to block the output of the radio signal from the detector 5. In addition, alarm O
The N/OFF device 1 drives the power supply device 7 and the audio amplifier 6
to a state where the alarm signal can be amplified.
又、これと同時に比較回路18からの「1」となった第
1、第2の制御信号X,,X2の両方を受けるアンド回
路12はその出力を「1」としてアラーム信号発生器1
1を駆動させる。その結果「アラーム信号発生器11か
らアラーム信号が導出されて音声増幅器11を経由して
スピーカー3に供給され、該スピーカ13を鳴動させて
時刻を報知する。従って、この時スピーカ13から放音
される音はアラーム音でラジオ放送は放音されない。上
述のように、この実施例のチューブは、自動選局動作期
間中にDX/LOCAL切換動作と局間の雑音抑制を行
うミューティング動作とアラームON/○FF切襖動作
とを一種類の制御信号によって制御しうる。At the same time, the AND circuit 12 receives both the first and second control signals X, X2 which have become "1" from the comparator circuit 18, and outputs "1" from the AND circuit 12 to output the alarm signal generator 1.
1 is driven. As a result, an alarm signal is derived from the alarm signal generator 11 and supplied to the speaker 3 via the audio amplifier 11, causing the speaker 13 to sound and notify the time. This sound is an alarm sound and radio broadcasting is not emitted.As mentioned above, the tube of this embodiment has a muting operation that suppresses noise between stations and a DX/LOCAL switching operation during the automatic channel selection operation, and an alarm. The ON/○FF sliding operation can be controlled by one type of control signal.
なお、DX/LOCAL切換を自動選局動作期間中に行
っている。これは、この期間中はLOCAL受信、すな
わち強電界(近距離)受信の状態を行うとともに、所望
のラジオ放送受信後はDX受信すなわち弱電界(遠距離
)受信の状態に切換えるためである。以上のように、こ
の発明によればディジタルシンセサイザチューナにおい
て一種類の制御信号でDX/LOCAL切換信号、ミュ
ーティング信号等の複数の信号の機能を含ませており、
チューナ内部の回路の簡易化、信号配線の簡素化が可能
であり、従って生産価格の低減も可能である、等の特有
の効果が奏される。Note that the DX/LOCAL switching is performed during the automatic channel selection operation period. This is because during this period, LOCAL reception, that is, strong electric field (short distance) reception is performed, and after receiving the desired radio broadcast, the state is switched to DX reception, that is, weak electric field (long distance) reception. As described above, according to the present invention, a single type of control signal in a digital synthesizer tuner includes the functions of multiple signals such as a DX/LOCAL switching signal and a muting signal.
It is possible to simplify the circuit inside the tuner and the signal wiring, and therefore, it is possible to reduce the production cost, which is a unique effect.
図面はこの発明の実施例に係るチューナの内部回路の略
示的なブロック図である。
1…・・・高周波増幅器、2・…・・混合器、3・・・
・・・局部発振器、4…・・・中間周波増幅器、5・…
・・検波器、6・・・・・・音声増幅器、7・・・・・
・電源装置、8・・…・DX/LOCAL切換器、9・
・・・・・ミューティング器、10・・・・・・アラー
ムON/○FF切換器、11・・・・・・アラーム信号
発生器、12…・・・アンド回路、13・・・…スピ−
力、14”””マイクロコンピュータ。The drawing is a schematic block diagram of an internal circuit of a tuner according to an embodiment of the present invention. 1...High frequency amplifier, 2...Mixer, 3...
...Local oscillator, 4...Intermediate frequency amplifier, 5...
...Detector, 6...Audio amplifier, 7...
・Power supply device, 8...DX/LOCAL switch, 9.
...Muting device, 10...Alarm ON/○FF switch, 11...Alarm signal generator, 12...AND circuit, 13...Speed −
power, 14""" microcomputer.
Claims (1)
ラームON/OFF器を含むデイジタルシンセサイザチ
ユーナにおいて、外部操作によつて時間の設定が可能で
設定時間が経過すると制御信号を出力する時限手段を設
け、上記制御信号により上記DX/LOCAL切換器を
LOCAL受信側に切換えると共に上記ミユーテイング
器及びアラームON/OFF器をそれぞれ動作状態に切
換える事を特徴とするデイジタルシンセサイザチユーナ
。1. In a digital synthesizer tuner including a DX/LOCAL switch, a muting device, and an alarm ON/OFF device, a time limit means is provided that allows the time to be set by external operation and outputs a control signal when the set time elapses, and the above-mentioned A digital synthesizer tuner characterized in that the DX/LOCAL switch is switched to a LOCAL receiving side by a control signal, and the muting device and alarm ON/OFF device are each switched to an operating state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14572079A JPS6031128B2 (en) | 1979-11-09 | 1979-11-09 | digital synthesizer tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14572079A JPS6031128B2 (en) | 1979-11-09 | 1979-11-09 | digital synthesizer tuner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5669922A JPS5669922A (en) | 1981-06-11 |
| JPS6031128B2 true JPS6031128B2 (en) | 1985-07-20 |
Family
ID=15391562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14572079A Expired JPS6031128B2 (en) | 1979-11-09 | 1979-11-09 | digital synthesizer tuner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031128B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5820023A (en) * | 1981-07-30 | 1983-02-05 | Matsushita Electric Ind Co Ltd | Radio receiver with automatic channel |
-
1979
- 1979-11-09 JP JP14572079A patent/JPS6031128B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5669922A (en) | 1981-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3971985A (en) | Automatic control system for condition-responsively switching over transceiver and radio or tape recorder audio signals | |
| JPS6031128B2 (en) | digital synthesizer tuner | |
| JP2003347951A (en) | Receiver, method thereof, program thereof, recording medium for recording the program, and communication system | |
| US4357712A (en) | Radio receiver | |
| JP2000082779A (en) | Receiver | |
| JPS5912831Y2 (en) | Digital tuner with clock | |
| JPH047137B2 (en) | ||
| JPS5846587Y2 (en) | FM receiver | |
| JPS60152134A (en) | Muting device | |
| JPS6128430Y2 (en) | ||
| JPS6224321Y2 (en) | ||
| JPS62166625A (en) | Pll circuit | |
| JPS5840686Y2 (en) | TV remote control receiver | |
| JP3015405B2 (en) | Control method of radio receiver | |
| JP2564390Y2 (en) | Radio data system receiver | |
| JPH0537548Y2 (en) | ||
| JPS6225000Y2 (en) | ||
| JP2703056B2 (en) | Double function switch | |
| JPS6233774B2 (en) | ||
| JPS6052138A (en) | Amplitude modulation stereophonic receiver | |
| JPH0611671Y2 (en) | Miting circuit | |
| JPH0526837Y2 (en) | ||
| JPS6016127Y2 (en) | receiving device | |
| JPS5912832Y2 (en) | Display circuit of digital tuner with clock | |
| JPS5926667Y2 (en) | Control signal generation circuit for synthesizer tuner |