JPS6032207B2 - 分岐制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、例えばマイクロコンピュータに内蔵される分
岐制御回路に関する。

従来、マイクロコンピュータに内蔵された分岐制御回路
において、分岐制御動作を行なわせるには、分岐動作毎
にプログラム中に分岐命令を必ず入れる必要がある。

例えば、プログラム上で基本的な処理は同一であるが、
目的動作によりその処理のためにデータをいくつか変え
る必要がある場合には、データ１個ごとに共通ルーチン
に行かせるための分岐命令を必要とする。またプログラ
ム上で共通ルーチンがいくつかあり、その共通ルーチン
の間で目的動作により処理内容が異なる場合に、これら
異なる処理への分岐条件コードを１つ１つプログラムす
る必要があるとともにその分岐条件コード設定ごとに分
岐命令を入れる必要があった。したがって従来の分岐制
御回路では、プログラムワード数（ステップ数）が増大
するといった欠点を有していた。本発明は上記の欠点を
解消するためになされたもので、所定の命令を連続して
プログラムすることにより、自動的に必要なデータある
いは分岐条件コードを生成して目的の処理ルーチンヘプ
ロセッサの処理を移させる手段も設けることによって、
上記データ毎あるし、分岐条件コード毎の分岐命令をな
くし、プログラムのワード数（ステップ数）を大幅に節
減できる分岐制御回路を提供することを目的とする。

以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明の分岐制御回路を示しており、１１ａ，
１１ｂは命令入力端子で、入力様子１１ａは後述するＮ
レジスタヘデータをセットするためのＮＳＥＴ命令が加
えられ、入力端子１１ｂはデータをインクリメントする
ためのＤＩＮＣ命令が加えられる。１２はゲート制御回
路で、このゲート制御回路１２は前記ＮＳＥＴ命令と第
２基本同期宿号め２とのァンドをとるアンド回路１３、
第２基本同期信号？２とィンバ−夕１４により反転され
たＮＳＥＴ命令とのアンドをとるアンド回路１５、およ
び前記アンド回路１３の出力によりセットされ、アンド
回路１５の出力によりセットされるフリップフロップ１
６とで構成されており、ＮＳＥＴ命令が伝達されると第
２基本同期信号少２の立ち上りでフリツプフロツプ１６
からセット出力が送出する。

１７はカウンタ制御回路で、このカウンタ制御回路１７
は前記ＰＩＮＣ命令と第１基本同期信号？，とのアンド
をとるアンド回路１８、前記第１基本同期信号ぐ，とィ
ンバータ１９により反転されたＤＩＮＣ命令とのアンド
をとるアンド回路２０で構成され、アンド回路１８から
は後述するカウンタ２１へのカウントデータを送出し、
アンド回路２０からはカウンタ２１をクリアするための
信号が送出される。

２１はカウン夕で、この力ゥンタ２１は前言印ＩＮＣ命
令時に力ゥンタ内容をインクリメントされ、ＤＩＮＣ命
令以外の時はクリアされる。

２２はセレクタで、このセレクタ２２は前記ＰＩＮＣ命
令時にカウンタ２ １からの出力データを選択し、ＤＩ
ＮＣ命令以外の時はデータバス２３上のデータを選択す
る。

また、２４はラツチパルスを作るためのゲート回路で、
このゲート回路２４は前記ＮＳＥＴ命令、フリツプフロ
ップ１６の出力および第１基本同期信号少，のアンドを
とるアンド回路２５と、前記ＤＩＮＣ命令および第２基
本同期信号？２のアンドをとるアンド回路２６と、これ
ら両アンド回路２５，２６の出力のオアをとるオア回路
２７とで構成されている。さらに、２８はＮレジスタで
、このレジスタ２８は前記ゲート回路２４からラツチパ
ルスによってセレクタ２２から出力データを格納する。
すなわち、ＮＳＥＴ命令以外の命令を実行した後、最初
のＮＳＥＴ命令時のみセレクタ２２で選択されたデータ
バス２３上にデータをラッチし、ＤＩＮＣ命令時にセレ
クタ２２で選択されたカウンタ２１の内容がラッチされ
る。なお、このＮＳＥＴ命令が連続した場合には、最初
のＮＳＥＴ命令でラッチされたデータがＮレジスタ２８
に格納される。また、２９はＮレジスタ２８の内容であ
る分岐条件コ−ドを判定して所定の処理先へ指示するた
めの分岐条件判定回路である。ここで、前記ＮＳＥＴ命
令およびＤＩＮＣ命令のコードは、それぞれＮＳＥＴ命
令がオペレーションコードとｎビットのオペランドで構
成され、ＤｍＣ命令はオペレーションコードのみで構成
されている。

各命令と同期信号の関係は、第２図に示すように各命令
を実行するたの１命令サイクル中に第１の基本同期信号
？，と第２の基本同期信号？２とが発生し、第１の基本
同期信号◇，は第２の基本同期信号ふ２ よりタイミン
グ的に先行している。次に、本分岐制御回路の特作を具
体的なプログラムに沿って説明する。

第３図はプログラム上で基本的な処理は同一であるが、
目的によりその処理のためのデータをいくつか変える必
要がある場合におけるプログラムのフローチャートを示
している。このプログラムでは、いくつかのデータを連
続的にプログラムすることにより自動的に共通ルーチン
に入るので、データ１個ごとに共通ルーチンに行く為の
分岐命令を入れる必要がなくなっている。すなわち、第
１図のＮレジスタ２８にラッチされる値を上記処理のた
めのデータとして使用している。このようなデータをる
ために前記たＮＳＥＴ命令を、例えばステップＳ，，Ｓ
２，Ｓ３のように連続してプログラムしており、これら
のステップＳ，，Ｓ２，Ｓ３で得られたデータをもとに
ステップＳ４以降の共通ルーチンで目的処理を行なうよ
うにしている。なお、図中ａ，ｂ，ｃはメインプログラ
ムの分岐命令に使用される他の処理ルーチンから目的の
データにもとづく共通ルーチンの処理を実行させるため
の飛び先指標である。例えば今、マイクロコンピュータ
のプロセッサの処理がメインプログラムの他のルーチン
から飛び先指標Ｃに移行すると、ＮＳＥＴ命令が第１図
の入力端子１１ａに加えられるので、セットされている
フリツプフロツプ１６のセット出力とこのＮＳＥＴ命令
によって第１の基本同期信号？・のタイミングでアンド
回路２５から“１”レベルの信号が出力され、この“１
”レベルの信号はオア回路２７を介してＮレジスタ２８
にラッチパルスとして伝達される。このラツチパルスに
よってデータバス２３上にあるデータ比がセレクタ２２
を通じてレジスタ２８にラツチされる。したがって、こ
のデータｎ３はバスＡを通じてデータバス２３に伝達さ
れる。この時、プロセッサの処理はステップＳ４に入っ
ているので、データバス２３上に伝送されてきたデータ
〜を呼び込んだ後、共通ルーチンの処理を実行する。同
様にプロセッサのプログラム処理が飛び先指標ａに移行
した時は、ＮＳＥＴ命令によってステップＳ，でＮレジ
スタ２８にデータｎ，がラツチされる。ステップＳ２、
ステップＳ３におけるＮＳＥＴ命令はアンド回路１６に
て“０”レベルの出力となり、フリツプフロツプ１６は
リセットされず夕（すなわちＮＳＥＴ命令が連続的に入
っている限りフリツプフロツプ１６はリセットされない
）、ゲート回路２４からはラツチパルスは出力されない
のでＮレジスタ２８は最初にステップＳ，でのＮＳＥＴ
命令によってラッチされたデータｎ，を保持Ｚする。そ
して、プロセッサの処理は次のステップＳ４に進むと、
ここで前述同様データｎ，をもとに共通ルーチンを実行
する。プロセッサのプログラム処理が飛び先指標ｂに移
行した時は前述同様Ｎレジスタ２８はデータ比を保持し
、このデータｎ２をＺもとに共通ルーチンの実行処理を
行なう。上記の第３図のプログラムでは、従来の場合に
はステップＳ，，Ｓ２の間にそれぞれ共通ルーチンに無
条件ジャンプさせるための分岐命令が必要であったが、
本回路を用いることによつりこのデータ２毎の分岐命令
をなくすることができ、処理データが多数になるほど従
来に比べプログラムのワード数を大幅に減らすことがで
きる。

第４図はプログラム上で共通ルーチンがいくつかあり、
その共通ルーチソの間で目的により処理内容が異なる場
合におけるプログラムのフローチャートを示している。

このプログラムでは、所定の命令コードを連続的に入れ
ることにより分岐条件コードを自動的に生成し、異なる
処理への分岐条件コードを１つ１つプログラムする必要
がなく、しかもそのコード設定命令（この場合ＤｍＣ命
令）ごとに分岐命令を入れる必要がなくなっている。す
なわち、第１図のＮレジスタ２８にラツチされる値を分
岐条件コードとして前記異なる処理のために使用してい
る。このような分岐条件コードを得るために、例えば異
なる処理が３つある場合には前記したＤＩＮＣ命令をス
テップＳ，，Ｓ２，Ｓ３のように連続してプログラムし
ており、これらのステップＳ，，Ｓ２，Ｓ３で得られた
分岐条件コードをもとに判定回路２９で判定れた判定条
件に従って異なる処理（処理Ａ，Ｂ，Ｃ，Ｄ）を実行す
るようにしている。なお、プログラム中のａ，ｂ，ｃ，
ｄは前述同様のメインプログラムからの飛び先指標であ
る。プロセッサの処理が飛び先指標ｄに移行すると、第
１図の入力端子１１ｂにはＤＩＮＣ命令が到釆せず、し
たがってカウンタ２１の内容は“０”であるのでＮレジ
スタ２８には第２の基本同期信号少２のタイミングで“
０”がラツチされる。このＮレジスタ２８の値が“０”
の場合には、判定回路２９は共通ルーチンの処理Ｄのみ
でそれ以外の処理をプロセッサが実行しなおように指示
する。プロセッサの処理が飛び先指定ｃに移るとステッ
プＳ３にてＤＩＮＣ命令を実行する。すなわち、第１図
の入力端子１１ｂにＤＩＮＣ命令が加えられるので、カ
ウンタ制御回路１７のアンド回路１８から第１基の本同
期信号？，のタイミングでカウンタデータが出力され、
カウンタ２１はこれをカウンタしてその内容を“１”と
する。このカウンタ２１の内容“１”はセレクタ２２に
より選択されてＮレジスタ２８に格納される。ステップ
Ｓ５にてこのレジスタ２８の内容は判定回路２９で判定
され、例えば“１”の場合には処理Ｃが指定されるので
、マイクロプロセッサの処理は共通ルーチンの処理Ｄを
実行した後ステップＳ８の処理Ｃに移行する。同様に飛
び先指標ｂにプロセッサの処理が移行すると、ステップ
Ｓ２，Ｓ３における２つのＤＩＮＣ命令によってカウン
タ２１の内容は“２”となっており、このカウンタ２１
の内容“２”に応じてプロセッサ処理は共通ルーチンの
処理ＤからステップＳ６の処理Ｂに移行する。同様にプ
ロセッサ処理が飛び先指標ａに移行すると、ステップＳ
，，Ｓ２，Ｓ３の３回のＤＩＮＣ命令によってカウンタ
２１の内容は“３”となり、ＮＯレジスタ２８には“３
”がラッチされ、この内容“３”に応じてプロセッサは
共通ルーチンの処理ＤからのステップＳ７の処理Ａを実
行する。なお、これらの処理Ａ，Ｂ，Ｃ，Ｄを実行した
後、プロセッサはステップＳ９の共通ルーチンを実行し
てメタィンプログラムに復帰する。上記第４図のプログ
ラムでは、分岐条件コードを１つ１つセットする必要が
なく、ＤｍＣ命令を連続して入れることにより自動的に
分岐条件コードを発生べき、しかもこの本発明毎に共通
ルーチ０ンへの分岐命令が不要となるので、大幅なプロ
グラムのワード数の節減が可能となる。

以上説明したように本発明によれば、共通ルーチンに必
要な異なるデータを所定の命令を連続してプログラムす
ることにより自働的に発生させる手段と、異なる共通ル
ーチン間での異なる処理を実行させるための分岐条件コ
ードを所定の命令を連続してプログラムすることにより
自動的に生成させる手段とを設けることによって、連続
したプログラムの任意の個所からスタートして自動的に
生成されたデータあるいは分岐条件コードに従って自動
的にプロセッサの処理を共通ルーチンあるいは異なる処
理へ移行し得るようにしているので、データ毎にあるい
は分岐条件コード設定毎に分岐命令を入れる必要がなく
。

プログラムのワ−ド数（ステップ数）を大幅に減少し得
、プロセッサの効率を向上できる分岐制御回路を提供で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る分岐制御回路図、第２
図は第１図の回路における命令と同期信号の関係を示す
タイムチャート、第３図および第４図はそれぞれ本回路
の具体的なプログラムのフローチャートである。 １１ａ，１１ｂ・・・・・・入力端子、１２…・・・ゲ
ート制御回路、１６・・・・・・フリップフロップ、１
７・・・・・・カウンタ制御回路、２１・・・…カゥン
タ、２２・・．・・・セレク夕、２３・・・・・・デー
タバス、２４・・・・・・ゲート回路、２８・・・・・
・Ｎレジスタ、２９・・・・・・分岐制御回路。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ マイクロコンピユータに内蔵され、分岐命令に基づ
   いて所定の処理ルーチンへプログラムの処理を分岐させ
   る分岐制御回路において、共通ルーチンに必要な異なる
   データを所定の第１の命令を連続してプログラムするこ
   とにより自動的に生成する手段と、異なる共通ルーチン
   間での異なる処理を実行させるための分岐条件コードを
   所定の第２の命令を連続してプログラムすることにより
   自動的に生成する手段とを具備し、上記連続したプログ
   ラムの任意の命令個所からスタートして前記生成手段に
   より生成されたデータあるいは分岐条件コードに従つて
   自動的に前記マイクロプロセツサの処理を共通ルーチン
   あるいは異なる処理へ分岐させるようにし、前記データ
   毎あるいは分岐条件コード設定毎に分岐命令をプログラ
   ム中に入れることを不要としたことを特徴とする分岐制
   御回路。