JPS6037798B2 - 印字用マグネット・コイルの断線検出方法 - Google Patents
印字用マグネット・コイルの断線検出方法Info
- Publication number
- JPS6037798B2 JPS6037798B2 JP18714180A JP18714180A JPS6037798B2 JP S6037798 B2 JPS6037798 B2 JP S6037798B2 JP 18714180 A JP18714180 A JP 18714180A JP 18714180 A JP18714180 A JP 18714180A JP S6037798 B2 JPS6037798 B2 JP S6037798B2
- Authority
- JP
- Japan
- Prior art keywords
- printing
- transistor
- magnet coil
- disconnection
- printing magnet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
- Impact Printers (AREA)
Description
【発明の詳細な説明】
本発明は印字用マグネット・コイルの断線検出方法、特
に電源投入後印刷開始前に印字用マグネット・コイルを
励磁させる第１のトランジスタに対し、印字信号の入力
を流すことなく上記印字用マグネット・コイルの断線を
１行分の各印字用マグネット・コイルについて検出する
ようにしたライン・プリンタ印字用マグネット・コイル
の断線検出方法に関するものである。
に電源投入後印刷開始前に印字用マグネット・コイルを
励磁させる第１のトランジスタに対し、印字信号の入力
を流すことなく上記印字用マグネット・コイルの断線を
１行分の各印字用マグネット・コイルについて検出する
ようにしたライン・プリンタ印字用マグネット・コイル
の断線検出方法に関するものである。
ライン・プリンタ印刷装置における印字マグネット・コ
イルの断線は印刷結果において脱字という重大な欠陥を
惹起させ、印刷装置における最も重大な障害の１つでる
。
イルの断線は印刷結果において脱字という重大な欠陥を
惹起させ、印刷装置における最も重大な障害の１つでる
。
従がつて印字マグネット・コイルの断線は早期に検出さ
れなければならないものである。従来のライン・プリン
タ印刷装置においては、当該印刷装置の電源投入後印字
開始前に１行分の印字用マグネット・コイルの各々につ
いて、その断線の有無について検査する手段をそなえて
おらず、例えば印字信号が入力されたにもかかわらず印
字されない状態が発生したときに限り当該印字信号の入
力された印字用マグネット・コイルの断線を検出するよ
うにしているため、印字用マグネット・コイルに断線が
生じている場合印字開始に当該断線に基づく脱字が起る
欠点があった。
れなければならないものである。従来のライン・プリン
タ印刷装置においては、当該印刷装置の電源投入後印字
開始前に１行分の印字用マグネット・コイルの各々につ
いて、その断線の有無について検査する手段をそなえて
おらず、例えば印字信号が入力されたにもかかわらず印
字されない状態が発生したときに限り当該印字信号の入
力された印字用マグネット・コイルの断線を検出するよ
うにしているため、印字用マグネット・コイルに断線が
生じている場合印字開始に当該断線に基づく脱字が起る
欠点があった。
本発明は、上記欠点の解決することを目的としており、
電源投入後印字開始前に１行分の各印字用マグネット・
コイルの断線の有無について実際に印字することなく検
査し、印字開始直後の行においても印字用マグネット・
コイルの断線から生じる脱字の発生を未然に防止するラ
イン・プリンタ印刷装置におけるコイルの断線検出方法
を提供することを目的としている。そしてそのため本発
明の印字用マグネット・コイルの断線検出方法は並列に
設けられた１行分の複数個の印字用マグネット・コイル
と当該各マグネット・コイルを励磁させる第１のトラン
ジスタとをそなえ、当該第１のトランジスタの出力の変
化を検出するように構成した第２のトランジスタを上記
第１のトランジスタに対応してそれぞれ設けると共に、
当該第２のトランジスタの各々の出力を順次切換えて呼
び出すマルチ・プレクサを設け、電源投入後印刷開始前
に上記並列に設けられた１行分の第１のトランジスタの
各々に印字信号の入力を流さない状態で上記マルチ・プ
レクサを順次切換え、当該マルチ・プレクサの出力信号
に基づいて各マグネット・コイルの断線を検出すること
を特徴としている。以下図面を参照しつつ説明する。第
１図は本発明に係る印字用マグネット・コイル断線検出
回路の一実施例回路構成、第２図は本発明の一実施例構
成をそれぞれ示している。
電源投入後印字開始前に１行分の各印字用マグネット・
コイルの断線の有無について実際に印字することなく検
査し、印字開始直後の行においても印字用マグネット・
コイルの断線から生じる脱字の発生を未然に防止するラ
イン・プリンタ印刷装置におけるコイルの断線検出方法
を提供することを目的としている。そしてそのため本発
明の印字用マグネット・コイルの断線検出方法は並列に
設けられた１行分の複数個の印字用マグネット・コイル
と当該各マグネット・コイルを励磁させる第１のトラン
ジスタとをそなえ、当該第１のトランジスタの出力の変
化を検出するように構成した第２のトランジスタを上記
第１のトランジスタに対応してそれぞれ設けると共に、
当該第２のトランジスタの各々の出力を順次切換えて呼
び出すマルチ・プレクサを設け、電源投入後印刷開始前
に上記並列に設けられた１行分の第１のトランジスタの
各々に印字信号の入力を流さない状態で上記マルチ・プ
レクサを順次切換え、当該マルチ・プレクサの出力信号
に基づいて各マグネット・コイルの断線を検出すること
を特徴としている。以下図面を参照しつつ説明する。第
１図は本発明に係る印字用マグネット・コイル断線検出
回路の一実施例回路構成、第２図は本発明の一実施例構
成をそれぞれ示している。
第１図において、符号１は第１のトランジスタ、２は第
２のトランジスタ、３は印字用マグネット・コイル、４
ないし６は抵抗を表わしている。印字用マグネット・コ
イル３を励磁させる第１のトランジスターのべ−スに通
常あるタイミングで論理値「１」の／・ィ・レベルの電
圧が印字信号として印加されるが、当該ハィ・レベルの
印加電圧により第１のトランジスタ１にベース電流が流
れ、従がつて印字用マグネット・コイル３が励磁され、
印字がなされる。
２のトランジスタ、３は印字用マグネット・コイル、４
ないし６は抵抗を表わしている。印字用マグネット・コ
イル３を励磁させる第１のトランジスターのべ−スに通
常あるタイミングで論理値「１」の／・ィ・レベルの電
圧が印字信号として印加されるが、当該ハィ・レベルの
印加電圧により第１のトランジスタ１にベース電流が流
れ、従がつて印字用マグネット・コイル３が励磁され、
印字がなされる。
また上記印字すべきタイミング以外のとき‘こは当該第
１のトランジスタ１のベースには論理値「０」のロー・
レベルの印加電圧が印加されている。当該ロー・レベル
の印加電圧によって第１のトランジスタ１のベースに流
れる電流が微少であるため、印字用マグネット・コイル
を駆動させ印字させる程の励磁電流則ちコレクタ電流が
流れることはなく、当該第１のトランジスタ１のコレク
タは印字用マグネット・コイル３に印加されている電圧
Ｖｃｃとほぼ同位電圧となつている。第１のトランジス
タ１のコレクタ電圧Ｖｃｃを抵抗４，５で分圧して得ら
れた分圧電圧は第２のトランジスタ２のベースに加えら
れ、上記第１のトランジスターのコレクタ電圧に対応し
て当該第２のトランジスタ２の出力も次の様に変化する
。
１のトランジスタ１のベースには論理値「０」のロー・
レベルの印加電圧が印加されている。当該ロー・レベル
の印加電圧によって第１のトランジスタ１のベースに流
れる電流が微少であるため、印字用マグネット・コイル
を駆動させ印字させる程の励磁電流則ちコレクタ電流が
流れることはなく、当該第１のトランジスタ１のコレク
タは印字用マグネット・コイル３に印加されている電圧
Ｖｃｃとほぼ同位電圧となつている。第１のトランジス
タ１のコレクタ電圧Ｖｃｃを抵抗４，５で分圧して得ら
れた分圧電圧は第２のトランジスタ２のベースに加えら
れ、上記第１のトランジスターのコレクタ電圧に対応し
て当該第２のトランジスタ２の出力も次の様に変化する
。
即ち｛１｝ 第１のトランジスタ１のベースに論理値「
０」のロー・レベルの電圧が印加されているとき、当該
第１のトランジスタ１はオフ状態にあるから、第２のト
ランジスタ２にベース電流が流れ、当該第２のトランジ
スタ２はオン状態となり、その出力のコレクタ電圧は論
理値「０」のロー・レベルとなっている。
０」のロー・レベルの電圧が印加されているとき、当該
第１のトランジスタ１はオフ状態にあるから、第２のト
ランジスタ２にベース電流が流れ、当該第２のトランジ
スタ２はオン状態となり、その出力のコレクタ電圧は論
理値「０」のロー・レベルとなっている。
■ 第１のトランジスタ１のベースに論理値「１」のハ
ィ・レベルの電圧が印加されているとき、当該第１のト
ランジスタ１はオン状態にあるから、当該第１のトラン
ジスタ１のコレク外ま低電位になっており、従がつて第
２のトランジスタ２にベース電流が流れず、当該第２の
トランジスタはオフ状態となり、その出力のコレクタ電
圧は電源電圧Ｅ則ち論理値「１」のハイ・レベルとなっ
ている。
ィ・レベルの電圧が印加されているとき、当該第１のト
ランジスタ１はオン状態にあるから、当該第１のトラン
ジスタ１のコレク外ま低電位になっており、従がつて第
２のトランジスタ２にベース電流が流れず、当該第２の
トランジスタはオフ状態となり、その出力のコレクタ電
圧は電源電圧Ｅ則ち論理値「１」のハイ・レベルとなっ
ている。
【３’今仮に印字用マグネット・コイル３が断線してい
るものとすると、第２のトランジスタ２のベースは接地
電位となっており、当該第２のトランジスタ２はオフ状
態にあるから、その出力のコレクタ電圧は上記■と同様
論理値「１」のハイ・レベルとなっている。
るものとすると、第２のトランジスタ２のベースは接地
電位となっており、当該第２のトランジスタ２はオフ状
態にあるから、その出力のコレクタ電圧は上記■と同様
論理値「１」のハイ・レベルとなっている。
｛１），｛２｝，｛３｝から判る如く、第２のトランジ
スタ２のコレクタの電位が／・ィ・レベルとなるのは第
１のトランジスタ１のベースに論理値「１」が印加され
ている場合と、印字用マグネット・コイル３が断線して
いる場合とであり、当該第１のトランジスタ１のベース
に論理値「０」が印加されると、第２のトランジスタ２
のコレクタの電圧はロー・レベルに変化する。
スタ２のコレクタの電位が／・ィ・レベルとなるのは第
１のトランジスタ１のベースに論理値「１」が印加され
ている場合と、印字用マグネット・コイル３が断線して
いる場合とであり、当該第１のトランジスタ１のベース
に論理値「０」が印加されると、第２のトランジスタ２
のコレクタの電圧はロー・レベルに変化する。
従がつて第１のトランジスタ１に対し論理値「１」の印
字信号を入力することなく論理値「０」の状態で印字用
マグネット・コイル３の断線の有無を調べることができ
る。つまり、印字用マグネット・コイル３が断線してい
るとき、第２トランジスタ２のコレクタ電位はハイ・レ
ベルにあり、断線していないときのそれはロー・レベル
となっていることにより検出される。第２図の本発明に
係る一実施例構成において、符号１なし・し６は第１図
のものに対応し、７−０なし・し７−Ｎは印字用マグネ
ット・コイル断線検出回路であって並列に配列された１
行分の印字ハンマに対応する個数分設けられており、第
１図図示の回路構成が用いられているもの、８はマルチ
・プレクサ、９はしジスタ、１０は十１回路、１１はＲ
ＡＭであって印字されるべき印字情報が格納されている
記憶装置、１２ないし１５はアンド回路をそれぞれ表わ
している。
字信号を入力することなく論理値「０」の状態で印字用
マグネット・コイル３の断線の有無を調べることができ
る。つまり、印字用マグネット・コイル３が断線してい
るとき、第２トランジスタ２のコレクタ電位はハイ・レ
ベルにあり、断線していないときのそれはロー・レベル
となっていることにより検出される。第２図の本発明に
係る一実施例構成において、符号１なし・し６は第１図
のものに対応し、７−０なし・し７−Ｎは印字用マグネ
ット・コイル断線検出回路であって並列に配列された１
行分の印字ハンマに対応する個数分設けられており、第
１図図示の回路構成が用いられているもの、８はマルチ
・プレクサ、９はしジスタ、１０は十１回路、１１はＲ
ＡＭであって印字されるべき印字情報が格納されている
記憶装置、１２ないし１５はアンド回路をそれぞれ表わ
している。
印刷装置に電源が投入されるとアンド回路１５を介して
ＲＡＭＩＩの内容がクリアされ、当該ＲＡＭＩ Ｉは論
理値「０」を示す。
ＲＡＭＩＩの内容がクリアされ、当該ＲＡＭＩ Ｉは論
理値「０」を示す。
従がつて或る行の印字情報を当該ＲＡＭＩ Ｉから読出
したとき、印字用マグネット・コイル断線検出回路７−
０なし・し７−Ｎの各第１のトランジスタ１に上記論理
値「０」のロー・レベルの信号が入力される。例えばＲ
ＡＭＩＩのｉ番目に接続されている印字用マグネット・
コイル断線検出回路７−ｉの第１のトランジスタ１に対
しても論理値「０」が入力されているから、上記説明し
た如く、当該印字用マグネット・コイル断線検出回路７
−ｉの印字用マグネット・コイル３が断線しているとき
、第２のトランジスタ２の出力には論理値「１」の／・
ィ・レベルの信号が現われ、また当該印字用マグネット
・コイル３が正常状態にあるとき、第２のトランジスタ
２の出力には論理値「０」のロー・レベルの信号が現わ
れ、これらいずれかの状態に示す信号がマルチ・プレク
サ８の第ｉ番目に入力される。上記説明は印字用マグネ
ット・コイル断線検出回路７−ｉについて述べられてい
るが、他の印字用マグネット・コイル断線検出回路につ
いても同機で、例えば印字用マグネット・コイル断線検
出回路７一０における印字用マグネット・コイル３の断
線検出信号がマルチ・プレクサ８の第０番目に入力され
、また印字用マグネット・コイル断線検出回路７−Ｎ‘
こおける印字用マグネット・コイル３の断線検出信号が
マルチ・プレクサ８の第Ｎ番目に入力される。一方電源
投入後印刷開始前に当該印刷装置の印字用マグネット・
コイルの断線の有無を検査するスタート信号をレジスタ
９に入力すると、当該レジスタからは十１回路１０から
送られてくるパルスを逐一教え、ァンド回路１２（この
とき当該アンド回路１２の他の入力は電源オンによりハ
ィ・レベルが入力されている）を介してマルチ・プレク
サ８に入力する。
したとき、印字用マグネット・コイル断線検出回路７−
０なし・し７−Ｎの各第１のトランジスタ１に上記論理
値「０」のロー・レベルの信号が入力される。例えばＲ
ＡＭＩＩのｉ番目に接続されている印字用マグネット・
コイル断線検出回路７−ｉの第１のトランジスタ１に対
しても論理値「０」が入力されているから、上記説明し
た如く、当該印字用マグネット・コイル断線検出回路７
−ｉの印字用マグネット・コイル３が断線しているとき
、第２のトランジスタ２の出力には論理値「１」の／・
ィ・レベルの信号が現われ、また当該印字用マグネット
・コイル３が正常状態にあるとき、第２のトランジスタ
２の出力には論理値「０」のロー・レベルの信号が現わ
れ、これらいずれかの状態に示す信号がマルチ・プレク
サ８の第ｉ番目に入力される。上記説明は印字用マグネ
ット・コイル断線検出回路７−ｉについて述べられてい
るが、他の印字用マグネット・コイル断線検出回路につ
いても同機で、例えば印字用マグネット・コイル断線検
出回路７一０における印字用マグネット・コイル３の断
線検出信号がマルチ・プレクサ８の第０番目に入力され
、また印字用マグネット・コイル断線検出回路７−Ｎ‘
こおける印字用マグネット・コイル３の断線検出信号が
マルチ・プレクサ８の第Ｎ番目に入力される。一方電源
投入後印刷開始前に当該印刷装置の印字用マグネット・
コイルの断線の有無を検査するスタート信号をレジスタ
９に入力すると、当該レジスタからは十１回路１０から
送られてくるパルスを逐一教え、ァンド回路１２（この
とき当該アンド回路１２の他の入力は電源オンによりハ
ィ・レベルが入力されている）を介してマルチ・プレク
サ８に入力する。
当該マルチ・プレクサ８はしジスタ９からの逐次パルス
を受信すると、上記印字用マグネット・コイル断線検出
回路７−０なし、し７一Ｎからの入力信号を順次アンド
回路１３に入力させる。アンド回路１４にはしジスタ９
からのカウント・パルスと当該カウント・パルスに対応
した印字用マグネット・コイル断線検出回路からの印字
用マグネット・コイルの断線検出信号とが同期して入力
されるように構成されているから、例えば第ｉ番目の印
字用マグネット・コイル断線検出回路７一ｉから印字用
マグネット・コイル３が断線している断線検出信号「１
」を出力していれば当該アンド回路１４は論理値「１」
を出力し、正常であれば当該アンド回路１４は論理値「
０」を出力する。このようにしてマルチ・ブレクサ８の
出力を順次切換える切換え制御回路部により、マルチ・
プレクサ８に入力された各印字用マグネット・コイル断
線検出回路７一０ないし７−Ｎの出力を順次呼び出し、
現実に印字することなく１行分の並列に並べられた印字
用マグネット・コイル３の断線が検査され、かつ断線が
あった場合その断線した印字用マグネット・コイルの位
置を知ることができる。以上説明した如く、本発明によ
れば、電源投入印刷開始前に印字を行なうことなく各印
字用マグネット・コイルの断線の有無を検出することが
でき、また印字用マグネット・コイルについて断線が生
じているときその位置を知ることが可能となる。
を受信すると、上記印字用マグネット・コイル断線検出
回路７−０なし、し７一Ｎからの入力信号を順次アンド
回路１３に入力させる。アンド回路１４にはしジスタ９
からのカウント・パルスと当該カウント・パルスに対応
した印字用マグネット・コイル断線検出回路からの印字
用マグネット・コイルの断線検出信号とが同期して入力
されるように構成されているから、例えば第ｉ番目の印
字用マグネット・コイル断線検出回路７一ｉから印字用
マグネット・コイル３が断線している断線検出信号「１
」を出力していれば当該アンド回路１４は論理値「１」
を出力し、正常であれば当該アンド回路１４は論理値「
０」を出力する。このようにしてマルチ・ブレクサ８の
出力を順次切換える切換え制御回路部により、マルチ・
プレクサ８に入力された各印字用マグネット・コイル断
線検出回路７一０ないし７−Ｎの出力を順次呼び出し、
現実に印字することなく１行分の並列に並べられた印字
用マグネット・コイル３の断線が検査され、かつ断線が
あった場合その断線した印字用マグネット・コイルの位
置を知ることができる。以上説明した如く、本発明によ
れば、電源投入印刷開始前に印字を行なうことなく各印
字用マグネット・コイルの断線の有無を検出することが
でき、また印字用マグネット・コイルについて断線が生
じているときその位置を知ることが可能となる。
そして印字用マグネット・コイルの断線が無い状態で印
字することができるので、印字開始直後の行についても
脱字発生という事態がなくなり、印刷装置の信頼性を向
上させることが可能となる。
字することができるので、印字開始直後の行についても
脱字発生という事態がなくなり、印刷装置の信頼性を向
上させることが可能となる。
第１図は本発明に係る印字用マグネット・コイル断線検
出回路の一実施例回路構成、第２図は本発明の一実施例
構成をそれぞれ示している。 図中、１は第１のトランジスタ、２は第２のトランジス
タ、３は印字用マグネット・コイル、４ないし６は抵抗
、７−０なし、し７一Ｎは印字用マグネット・コイル断
線検出回路、８はマルチ・プレクサ、９はしジスタ、１
０は十１回路、１１‘まＲＡＭ、１２なし、し１５はア
ソド回路を表わしている。第１図第２図
出回路の一実施例回路構成、第２図は本発明の一実施例
構成をそれぞれ示している。 図中、１は第１のトランジスタ、２は第２のトランジス
タ、３は印字用マグネット・コイル、４ないし６は抵抗
、７−０なし、し７一Ｎは印字用マグネット・コイル断
線検出回路、８はマルチ・プレクサ、９はしジスタ、１
０は十１回路、１１‘まＲＡＭ、１２なし、し１５はア
ソド回路を表わしている。第１図第２図
Claims (1)
- １ 並列に設けられた１行分の複数個の印字用マグネツ
ト・コイルと当該各マグネツト・コイルを励磁させる第
１のトランジスタとをそなえ、当該第１のトランジスタ
の出力の変化を検出するように構成した第２のトランジ
スタを上記第１のトランジスタに対応してそれぞれ設け
ると共に、当該第２のトランジスタの各々の出力を順次
切換えて呼び出すマルチ・プレクサを設け、電源投入後
印刷開始前に上記並列に設けられた１行分の第１のトラ
ンジスタの各々に印字信号の入力を流さない状態で上記
マルチ・プレクサを順次切換え、当該マルチ・プレクサ
の出力信号に基づいて各マグネツト・コイルの断線を検
出することを特徴とする印字用マグネツト・コイルの断
線検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18714180A JPS6037798B2 (ja) | 1980-12-25 | 1980-12-25 | 印字用マグネット・コイルの断線検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18714180A JPS6037798B2 (ja) | 1980-12-25 | 1980-12-25 | 印字用マグネット・コイルの断線検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57108974A JPS57108974A (en) | 1982-07-07 |
| JPS6037798B2 true JPS6037798B2 (ja) | 1985-08-28 |
Family
ID=16200831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18714180A Expired JPS6037798B2 (ja) | 1980-12-25 | 1980-12-25 | 印字用マグネット・コイルの断線検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037798B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875409A (en) * | 1987-07-01 | 1989-10-24 | Printronix, Inc. | Magnetic print hammer actuator protection circuit |
| JP2842065B2 (ja) * | 1992-07-31 | 1998-12-24 | 富士通株式会社 | インパクトプリンタ |
| JP2998436B2 (ja) * | 1992-07-31 | 2000-01-11 | 富士通株式会社 | インパクトプリンタ |
-
1980
- 1980-12-25 JP JP18714180A patent/JPS6037798B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57108974A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| US4774526A (en) | Fault detection circuit for a thermal print head | |
| US4769657A (en) | Fault detection device for thermal printing head heating circuits | |
| US5303246A (en) | Fault isolation diagnostics | |
| JP2914346B2 (ja) | 半導体装置 | |
| US4875409A (en) | Magnetic print hammer actuator protection circuit | |
| JPS6037798B2 (ja) | 印字用マグネット・コイルの断線検出方法 | |
| US4706561A (en) | Printing activator test circuit generating back EMF | |
| US6115305A (en) | Method and apparatus for testing a video display chip | |
| US20080238905A1 (en) | Driver circuit of display unit separating amplifier and output terminal in response to test signal and method of controlling the same | |
| JPH08310030A (ja) | サーマルヘッドの断線検出装置 | |
| DE69030209D1 (de) | Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen | |
| JPH09264929A (ja) | 論理回路のテスト方法およびそのテスト回路 | |
| US4405922A (en) | Failure detection circuit for impact printers or the like | |
| US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
| JPH0382560A (ja) | サーマルヘッド検査方式 | |
| JPH1044435A (ja) | インクジェットプリンタのノズル検査方法 | |
| SU182405A1 (ja) | ||
| JP2890600B2 (ja) | ワイヤドットプリンタ駆動回路 | |
| SU1275786A1 (ru) | Устройство дл регистрации информации | |
| JPH028490B2 (ja) | ||
| JP2502012B2 (ja) | スイッチ状態検出装置 | |
| SU1681304A1 (ru) | Устройство дл автоматического поиска дефектов в логических блоках | |
| SU1307404A1 (ru) | Устройство дл бесконтактного измерени импульсного тока | |
| RU2020498C1 (ru) | Устройство контроля контактирования интегральных схем |